本发明属于集成电路芯片的设计领域，具体涉及智能卡领域符合iso/iec14443-2016协议的超高波特率解码实现的设计方法和电路。
背景技术：
伴随微电子技术的快速发展，智能卡技术的不断成熟，使其成为许多行业解决传统问题的理想方案，在移动通信、社保医疗、金融支付、电子护照等诸多领域发挥着日益重要的作用。智能卡芯片的广泛应用，以及对安全认证的需求增加，使用户对智能卡芯片的传输速度和传输数据量提出了更高的要求，如电子护照、指纹识别等，需要传输高质量图像识别信息，其数据量相对较大，同时为了使用户有良好的体验，所以对传输速度和传输数据量提出了更高要求。
为提高智能卡应用的范围，如电子护照、指纹解码等需要传输图像等大数据量的应用中，同时为了提高用户体验，使得数据的传输速率和传输数据量都需大大提高，iso/iec14443-2011标准中对于传输速度已从低波特率(106kbit/s、212kbit/s、424kbit/s、848kbit/s)向超高波特率(1.7mbit/s、3.39mbit/s、6.78mbit/s)发展，最新的iso/iec14443-2016传输协议已经提出了更高的波特率(10.12mbit/s、13.56mbit/s、20.34mbit/s、27.12mbit/s)，伴随着波特率的提高，数据的传输量也在增大，iso/iec14443-2011协议中传输的最大数据量已经由低波特率的256byte提高到超高波特率的4kbyte。
由于在超高波特率下数据的传输速率变大，而载波频率并未提高，仅为13.56mbit/s，当传输速率提高到6.78mbit/s时，2个载波就需传输一个有效数据bit，所以导致afe解调比较困难，必然会引入解调偏差，所以要求数字解码电路不仅要有较大的解码兼容性，还需能够实时监测afe的工作状态并调节afe的工作条件。
技术实现要素：
本发明的目的，在于提高基于iso/iec14443-2016超高波特率解码电路的兼容性，降低afe的设计难度，降低产品对加工工艺的依赖度。
本发明是基于iso/iec14443-2016协议中的超高波特率的解码应用提出，但是不限于iso/iec14443-2011超高波特率的解码，本发明的核心思想是通过实时检测电路的工作状态，基于现有的工作状态及结果实时反馈进行调节电路的工作条件，使得电路的工作状态为最佳，详细的技术方案描述如下：
本发明电路系统主要包括：一个时钟检测模块100、一个配置寄存器200、一个控制模块300、一个数据处理模块400、一个解码模块500等。
本发明的方法主要包括如下步骤：
步骤1通过控制模块(300)实时监测afe的工作状态，实时调节afe的工作条件；步骤2通过时钟检测模块(100)实时检测采样时钟频率；步骤3数据处理模块(400)基于从时钟检测模块(100)获得的实时采样时钟表征量和从配置寄存器(200)中获得的数据偏移量完成数据解码参考值计算；步骤4通过解码模块(500)实时采样afe模块(600)的解调数据与从数据处理模块(400)获得的实时计算的解码参考值进行比对完成数据的解码和数据的处理。
所述的时钟检测模块100是通过实时对采样时钟的工作频率进行检测，并将检测结果转换为对应的表征量，实时送给数据处理模块。
所述的配置寄存器模块200则是根据工作条件和工作状态实时提供数据处理模块所需的偏移量。
所述控制模块300则是实时采样afe电路的工作状态，并生成相应控制逻辑，实时调节afe的工作条件，使得afe工作状态为最佳。
所述数据处理模块400则是基于当前电路的工作状态，通过对时钟检测模块的结果及配置寄存器中读取的偏移量信息，实时计算出此时工作状态下最为合适的解码参考值，并将此参考值送给解码模块。
所述解码模块500则是基于数据处理模块提供的解码参考值并结合实际的采样值，完成数据的解码，及相应数据的处理校验等工作。
结合本发明的具体实施方式和附图可以更好更全面的了解本发明的方法，本发明的方法和思路可以有效的用于处理其他问题，不限于iso/iec14443-2016协议中超高波特率的兼容性解码应用。
附图说明
图1实现原理图
具体实施方式
本发明的设计思路和方法的核心是通过实时检测当前电路的工作状态，实时调节电路的工作条件，并使用实时的数据处理方式去实现iso/iec14443-2011协议中超高波特率解码，提高解码电路的兼容性，降低afe的设计难度以及对工艺的依赖性。这里以iso/iec14443-2016协议中超高波特率的数据解码进行详细说明，但本发明的思想不限于此。
如图1本发明实现原理图所示，100代表时钟检测模块，200代表配置寄存器模块，300代表控制模块，400代表数据处理模块，500代表解码模块。
图1中的100代表时钟检测模块，设计中通过afe从射频场中直接提取的准确时钟为基准时钟，完成采样时钟的实时工作频率检测，并将检测结果的表征量实时输入给数据处理模块，用于数据处理模块完成解码参考值的计算。
图1中的200代表配置寄存器模块，基于电路的实时工作条件，为数据处理模块提供偏移量，用于解码参考值的计算。
图1中的300代表控制模块，本模块主要是完成对afe实时工作条件的调节，控制电路通过实时检测afe模块在特定时间段内输出的实时工作状态表征信号生成afe工作状态调整信号和afe电路的控制信号，使得afe的工作状态为最佳。
图1中的400代表数据处理模块，该模块是进行解码参考值的计算。本模块通过实时检测解码电路的工作状态，通过配置寄存器的偏移量和时钟检测模块的采样时钟检测结果表征量，完成解码所需的参考值的计算，并将参考值送给解码模块完成数据解码。
图1中的500代表解码模块，该模块的功能是完成数据的解码及数据的处理。本模块通过实时采样结果与来自数据处理模块的参考值进行比较，结合芯片的工作状态，完成数据的解码及异常数据的处理等工作。
本发明的重点是通过实时监测电路的工作状态并对电路的工作条件进行实时调节，然后通过实时检测采样时钟频率，结合电路的工作状态选择适当的偏移量，完成数据解码参考值的计算，从而实现iso/iec14443-2011协议中超高波特率的解码操作，本发明的优点在于实时监测和调节电路的工作状态，实时处理数据解码的参考值，从而使afe电路工作状态最佳，结合数字解码电路，完成数据的解码。本电路的设计可以大大提高解码电路的兼容性，降低afe电路的设计难度及对加工工艺的依赖度。本发明和电路虽通过iso/iec14443-2016协议中超高波特率的解码提出，但本发明的思想不限于此。