本申请要求于2016年12月28日向韩国知识产权局提交的申请号为10-2016-0181274的韩国专利申请的优先权，其全部内容通过引用并入本文。
示例性实施例涉及一种存储器系统，并且更特别地，涉及一种处理关于存储器装置的数据的存储器系统及其操作方法。
背景技术：
计算机环境范例已经转变至可随时随地使用的普适计算系统。由于该事实，诸如例如移动电话、数码相机和笔记本电脑的便携式电子装置的使用已经快速增长。这些便携式电子装置通常使用具有例如数据存储装置的存储器装置的存储器系统。存储器系统可以用作便携式电子装置的主存储器装置或辅助存储器装置。
因为使用存储器装置的存储器系统不具有移动部件，所以它们提供优良的稳定性、耐久性、高信息访问速度和低功耗。具有这种优点的存储器系统的示例包括通用串行总线(usb)存储器装置、具有各种接口的存储卡和固态驱动器(ssd)。
技术实现要素：
本发明的各种实施例涉及一种存储器系统及其操作方法，该存储器系统能够最小化存储器系统的复杂度和性能劣化，并且最大化存储器装置的使用效率，从而快速且稳定地处理存储器装置的数据。
在实施例中，存储器系统可以包括：存储器装置，其包括包含页面的多个存储块；以及控制器，其适于：响应于命令执行命令操作；根据命令操作将各个存储块的计数信息记录在计数信息表中；通过参照对应于偏移量(offset)的计数信息在源存储块候选列表中列出满足第一预定条件的存储块；以及在源存储块候选列表中列出的存储块中选择满足第二预定条件的存储块作为源存储块。偏移量可以表示各个存储块的计数信息与计数信息的平均值之间的差值。
满足第二预定条件的存储块可以是具有最大值的计数信息的存储块或者具有最大值的偏移量的存储块。
满足第一预定条件的存储块可以是其偏移量等于或大于阈值的存储块。
控制器可以进一步在存储块中选择具有最小值的计数信息的存储块作为目标存储块，并且控制器可以进一步控制存储器装置以对源存储块和目标存储块执行磨损均衡操作。
计数信息可以包括对各个存储块的擦除操作、读取操作、读取回收操作和读取重试操作中的一个或多个的操作次数。
计数信息可以包括包含在各个存储块中的有效页面的数量。
满足第二预定条件的存储块可以是具有最大值的有效页面的数量的存储块或者具有最小值的有效页面的数量的存储块。
控制器可以进一步在存储块中选择空存储块作为目标存储块，并且控制器可以进一步控制存储器装置以对源存储块和目标存储块执行垃圾收集操作。
在存储器系统处于通电状态的情况下，控制器可以响应于执行命令操作将包括计数信息表的元数据记录在存储块中，并且当存储器系统在执行命令操作期间断电并然后再次通电时，控制器可以对存储块执行启动操作和恢复操作，并然后可以通过记录在存储块中的计数信息表来检查存储块的后台操作的触发。
计数信息表和源存储块候选列表可以被配置成列表形式和/或位图形式中的至少一种形式。
在实施例中，存储器系统的操作方法可以包括：响应于命令对存储器装置的包括页面的多个存储块执行命令操作；根据命令操作将各个存储块的计数信息记录在计数信息表中；通过参照对应于偏移量的计数信息在源存储块候选列表中列出满足第一预定条件的存储块；以及在源存储块候选列表中列出的存储块中选择满足第二预定条件的存储块作为源存储块。偏移量可以表示各个存储块的计数信息与计数信息的平均值之间的差值。
满足第二预定条件的存储块可以是具有最大值的计数信息的存储块或者具有最大值的偏移量的存储块。
满足第一预定条件的存储块可以是其偏移量等于或大于阈值的存储块。
该方法可以进一步包括：在存储块中选择具有最小值的计数信息的存储块作为目标存储块，以及控制存储器装置以对源存储块和目标存储块执行磨损均衡操作。
计数信息可以包括对各个存储块的擦除操作、读取操作、读取回收操作和读取重试操作中的一个或多个的操作次数。
计数信息可以包括包含在各个存储块中的有效页面的数量。
满足第二预定条件的存储块可以是具有最大值的有效页面的数量或具有最小值的有效页面的数量的存储块。
该方法可以进一步包括：在存储块中选择空存储块作为目标存储块，以及控制存储器装置以对源存储块和目标存储块执行垃圾收集操作。
该方法可以进一步包括：在存储器系统处于通电状态的情况下，响应于执行命令操作将包括计数信息表的元数据记录在存储块中；当存储器系统在执行命令操作期间断电并然后再次通电时，对存储块执行启动操作和恢复操作；以及通过记录在存储块中的计数信息表来检查存储块的后台操作的触发。
计数信息表和源存储块候选列表可以被配置成列表形式和/或位图形式中的至少一种形式。
附图说明
图1是说明根据本发明的实施例的数据处理系统的框图。
图2是说明图1的存储器装置的示意图。
图3是说明图1的存储块的电路图。
图4是说明图1的存储器装置的结构的示意图。
图5至图7是说明图1至图4的存储器系统的示意图。
图8是说明图5至图7的存储器系统的操作的流程图。
图9至图17是示意性说明图1的数据处理系统的应用示例的简图。
具体实施方式
以下参照附图更详细地描述本发明的各个实施例。然而，注意的是，本发明可以在不同的其它实施例、形式和变化中体现，并且不应被解释为限于本文阐述的实施例。相反，提供这些实施例使得本公开将是彻底且完全的，并且将向本发明所属领域的技术人员完全传达本发明。在整个公开中，相同的附图标记在整个本发明的各个附图和实施例中表示相同的部件。
将理解的是，虽然术语“第一”、“第二”、“第三”等可在本文使用以描述各种元件，但是这些元件不受这些术语限制。使用这些术语来将一个元件与另一元件区分。因此，在不脱离本发明的精神和范围的情况下，以下描述的第一元件也可被称为第二元件或第三元件。
附图不一定按比例绘制，在一些情况下，为了清楚地示出实施例的特征，可能已经夸大了比例。
将进一步理解的是，当一个元件被称为“连接至”或“联接至”另一元件时，它可以直接在其它元件上、连接至或联接至其它元件，或可存在一个或多个中间元件。另外，也将理解的是，当元件被称为在两个元件“之间”时，两个元件之间可以仅有一个元件或也可存在一个或多个中间元件。
本文使用的术语的目的仅是描述特定实施例而不旨在限制本发明。如本文使用的，单数形式也旨在包括复数形式，除非上下文另有清楚地说明。将进一步理解的是，当在该说明书中使用术语“包括”、“包括有”、“包含”和“包含有”时，它们指定阐述的元件的存在而不排除一个或多个其它元件的存在或增加。如本文使用的，术语“和/或”包括一个或多个相关的所列项目的任何一个和所有组合。
除非另有限定，否则本文所使用的包括技术术语和科学术语的所有术语具有与本发明所属领域中普通技术人员通常理解的含义相同的含义。将进一步理解的是，诸如在常用词典中限定的那些术语的术语应被理解为具有与它们在本公开的上下文和相关领域中的含义一致的含义并且将不以理想化或过于正式的意义来解释，除非本文如此明确地限定。
在以下描述中，为了提供本发明的彻底理解，阐述了许多具体细节。本发明可在没有一些或全部这些具体细节的情况下被实践。在其它情况下，为了不使本发明不必要地模糊，未详细地描述公知的进程结构和/或进程。
也注意的是，在一些实例中，除非另有明确说明，对相关领域的技术人员显而易见的是，结合一个实施例描述的特征或元件可单独使用或与另一实施例的其它特征或元件结合使用。
图1是说明根据本发明的实施例的数据处理系统100的框图。
参照图1，数据处理系统100可以包括主机102和存储器系统110。
主机102可包括诸如移动电话、mp3播放器和膝上型计算机的便携式电子装置或诸如台式计算机、游戏机、tv和投影仪的非便携式电子装置。
主机102可以包括至少一个os(操作系统)，并且os可以管理和控制主机102的总体功能和操作，并使用数据处理系统100或存储器系统110提供主机102和用户之间的操作。os可以支持对应于用户的使用目的和使用的功能和操作。例如，根据主机102的可移动性，os可以被划分为普通os和移动os。根据用户的环境，普通os可以被划分为个人os和企业os。例如，配置为支持向一般用户提供服务的功能的个人os可以包括windows和chrome，并且被配置为保护并支持高性能的企业os可以包括windows服务器、linux和unix。此外，配置为支持向用户提供移动服务和系统的省电功能的移动os可以包括安卓、ios和windows移动。此时，主机102可以包括多个os，并且执行os以对存储器系统110执行对应于用户的请求的操作。
存储器系统110可以响应于主机102的请求来操作以为主机102存储数据。存储器系统110的非限制性示例可以包括固态驱动器(ssd)、多媒体卡(mmc)、安全数字(sd)卡、通用存储总线(usb)装置、通用闪速存储(ufs)装置、标准闪存(cf)卡、智能媒体(sm)卡、个人计算机存储卡国际协会(pcmcia)卡和记忆棒。mmc可以包括嵌入式mmc(emmc)、尺寸减小的mmc(rs-mmc)和微型mmc。sd卡可以包括迷你sd卡和微型sd卡。
存储器系统110可以实施为各种类型的存储装置。包括在存储器系统110的存储装置的非限制性示例可以包括诸如dram动态随机存取存储器(dram)和静态ram(sram)的易失性存储器装置或诸如只读存储器(rom)、掩膜rom(mrom)、可编程rom(prom)、可擦除可编程rom(eprom)、电可擦除可编程rom(eeprom)、铁电ram(fram)、相变ram(pram)、磁阻式ram(mram)、电阻式ram(rram)和闪速存储器的非易失性存储器装置。闪速存储器可以具有3维(3d)堆叠结构。
存储器系统110可以包括存储器装置150和控制器130。存储器装置150可以存储用于主机120的数据，并且控制器130可控制将数据存储到存储器装置150中。
控制器130和存储器装置150可以被集成到单个半导体装置中，其可以被包括在如上所例示的各种类型的存储器系统中。
存储器系统110的非限制性应用示例可以包括计算机、超移动pc(umpc)、工作站、上网本、个人数字助理(pda)、便携式计算机、网络平板、平板计算机、无线电话、移动电话、智能电话、电子书、便携式多媒体播放器(pmp)、便携式游戏机、导航系统、黑匣子、数码相机、数字多媒体广播(dmb)播放器、3维(3d)电视、智能电视、数字音频记录器、数字音频播放器、数字图片记录器、数字图片播放器、数字视频记录器、数字视频播放器、构成数据中心的存储装置、能够在无线环境下传输/接收信息的装置、构成家庭网络的各种电子装置中的一个、构成计算机网络的各种电子装置中的一个、构成远程信息处理的各种电子装置中的一个、射频识别(rfid)装置或构成计算系统的各种部件中的一个。
存储器装置150可以是非易失性存储器装置，并且即使不供给电力，也可以保留其中存储的数据。存储器装置150可以通过写入操作来存储从主机102提供的数据，并且通过读取操作将存储在其中的数据提供给主机102。存储器装置150可以包括多个存储器管芯(未示出)，每个存储器管芯包括多个平面(未示出)，每个平面包括多个存储块152至156，存储块152至156的每一个可以包括多个页面，并且页面的每一个可以包括联接到字线的多个存储器单元。
控制器130可以响应于来自主机102的请求来控制存储器装置150。例如，控制器130可以将从存储器装置150读取的数据提供给主机102，并且将从主机102提供的数据存储到存储器装置150中。对于该操作，控制器130可以控制存储器装置150的读取操作、写入操作、编程操作和擦除操作。
控制器130可以包括全部经由内部总线操作地联接的主机接口(i/f)单元132、处理器134、错误校正码(ecc)单元138、电源管理单元(pmu)140、nand闪存控制器(nfc)142和存储器144。
主机接口单元132可以被配置为处理主机102的命令和数据，并且可以通过诸如以下的各种接口协议中的一种或多种与主机102通信：通用串行总线(usb)、多媒体卡(mmc)、高速外围组件互连(pci-e)、小型计算机系统接口(scsi)、串列scsi(sas)、串行高级技术附件(sata)、并行高级技术附件(pata)、增强型小型磁盘接口(esdi)和集成驱动电路(ide)。
ecc单元138可以检测并且校正从存储器装置150读取的数据中包含的错误。换言之，ecc单元138可以通过在ecc编码进程期间使用的ecc代码对从存储器装置150读取的数据执行错误校正解码进程。根据错误校正解码进程的结果，ecc单元138可以输出例如错误校正成功/失败信号的信号。当错误位的数量大于可校正错误位的阈值时，ecc单元138可以不校正错误位，并且可以输出错误校正失败信号。
ecc单元138可以通过诸如低密度奇偶校验(ldpc)码、博斯-查德胡里-霍昆格姆(bose-chaudhuri-hocquenghem，bch)码、涡轮码、里德-所罗门(reed-solomon，rs)码、卷积码、递归系统码(rsc)、格形编码调制(tcm)、分组编码调制(bcm)等的编码调制执行错误校正操作。然而，ecc单元138不限于此。ecc单元138可以包括用于错误校正的所有电路、模块、系统或装置。
pmu140可提供并管理用于控制器130的电力。
nfc142可以用作用于将控制器130和存储器装置150接口连接的存储器/存储接口，使得控制器130响应于来自主机102的请求来控制存储器装置150。当存储器装置150是闪速存储器或具体地是nand闪速存储器时，nfc142可以在处理器134的控制下生成用于存储器装置150的控制信号并且处理待提供给存储器装置150的数据。nfc142可以作为用于处理控制器130和存储器装置150之间的命令和数据的接口(例如，nand闪存接口)来工作。具体地，nfc142可以支持控制器130和存储器装置150之间的数据传输。
存储器144可以用作存储器系统110和控制器130的工作存储器，并且存储用于驱动存储器系统110和控制器130的数据。控制器130可以响应于来自主机102的请求来控制存储器装置150执行读取操作、写入操作、编程操作和擦除操作。控制器130可以将从存储器装置150读取的数据提供给主机102，并且将从主机102提供的数据存储到存储器装置150中。存储器144可以为控制器130和存储器装置150存储执行这些操作所需的数据。
存储器144可以实施为易失性存储器。例如，存储器144可以实施为静态随机存取存储器(sram)或动态随机存取存储器(dram)。存储器144可以被设置在控制器130的内部或外部。图1例示了设置在控制器130内的存储器144。在实施例中，存储器144可以实施为具有在存储器144和控制器130之间传输数据的存储器接口的外部易失性存储器。
处理器134可以控制存储器系统110的总体操作。处理器134可以驱动固件以控制存储器系统110的总体操作。固件可以被称为闪存转换层(ftl)。
控制器130的处理器134可以包括用于执行存储器装置150的坏块管理操作的管理单元(未示出)。管理单元可以执行检查包括在存储器装置150中的多个存储块152至156中的坏块的坏块管理操作，其中坏块编程操作期间由于nand闪速存储器的特性而发生编程失败。管理单元可以将坏块的编程失败数据写入新存储块。在具有3d堆叠结构的存储器装置150中，坏块管理操作可能降低存储器装置150的使用效率和存储器系统110的可靠性。因此，需要更高可靠性地执行坏块管理操作。
图2是说明存储器装置150的示意图。
参照图2，存储器装置150可以包括多个存储块0至n-1，并且块0到n-1中的每一个可以包括例如2m个页面的多个页面，其中页面的数量可以根据电路设计而变化。包含在各个存储块0至n-1中的存储器单元可以是存储1位数据的单层单元(slc)、存储2位数据的多层单元(mlc)、存储3位数据的三层单元(tlc)、存储4位数据的四层单元(qlc)、存储5位或更多位数据的多层单元等。
图3是说明存储器装置150中的存储块的存储器单元阵列的示例性配置的电路图。
参照图3，可以对应于包括在存储器系统110的存储器装置150中的多个存储块152至156中的任意一个的存储块330可以包括多个单元串340，多个单元串340联接到对应的多个位线bl0至blm-1。每个列的单元串340可以包括一个或多个漏极选择晶体管dst和一个或多个源极选择晶体管sst。在漏极选择晶体管dst和源极选择晶体管sst之间，多个存储器单元mc0至mcn-1可以串联联接。在实施例中，存储器单元晶体管mc0至mcn-1中的每一个可以实施为能够存储多个位的数据信息的mlc。单元串340中的每一个可以电联接到多个位线bl0至blm-1中的相应位线。例如，如图3所示，第一单元串联接到第一位线bl0，并且最后一个单元串联接到最后一个位线blm-1。
虽然图3说明nand闪速存储器单元，但是本发明不限于此方式。注意的是，存储器单元可以是nor闪速存储器单元，或者是包括组合在其中的两种或更多种存储器单元的混合闪速存储器单元。并且，注意的是，存储器装置可以是包括导电浮栅作为电荷存储层的闪速存储器装置或包括介电层作为电荷存储层的电荷捕获闪存(ctf)。
存储器装置150可以进一步包括电压供给单元310，其提供包括根据操作模式供给到字线的编程电压、读取电压和通过电压的字线电压。电压供给单元310的电压产生操作可以由控制电路(未示出)来控制。在控制电路的控制下，电压供给单元310可以选择存储器单元阵列的存储块(或扇区)中的一个，选择被选择的存储块的字线中的一个，并且根据需要将字线电压提供给所选择的字线和未被选择的字线。
存储器装置150可以包括由控制电路控制的读取/写入电路320。在验证/正常读取操作期间，读取/写入电路320可以用作用于从存储器单元阵列读取数据的读出放大器。在编程操作期间，读取/写入电路320可以根据待存储在存储器单元阵列中的数据作为写入驱动器来操作以用于驱动位线。在编程操作期间，读取/写入电路320可以从缓冲器(未示出)接收待存储到存储器单元阵列中的数据并且根据接收的数据来驱动位线。读取/写入电路320可以包括分别对应于列(或位线)或列对(或位线对)的多个页面缓冲器322至326，并且页面缓冲器322至326中的每一个可以包括多个锁存器(未示出)。
图4是说明存储器装置150的示例性3d结构的示意图。
存储器150可以实施为2d或3d存储器装置。具体地，如图4所示，存储器装置150可以实施为具有3d堆叠结构的非易失性存储器装置。当存储器装置150具有3d结构时，存储器装置150可包括每一个都具有3d结构(或垂直结构)的多个存储块blk0至blkn-1。
图5至图7是说明存储器系统110的示意图。
在下文中，在本公开的实施例中，将以在下述情况下的数据处理作为示例来进行描述：在存储与从主机102接收的写入命令相对应的写入数据之后，在包含在控制器130的存储器144中的缓冲器/高速缓存器中，存储在缓冲器/高速缓存器中的数据被写入并存储，即被编程在包括在存储器装置150中的多个存储块中，并且映射数据响应于关于存储器装置150的编程操作而被更新。此外，在本公开的实施例中，将以在下述情况下的数据处理作为示例来进行描述：当从主机102接收到用于存储在存储器装置150中的数据的读取命令时，通过检查对应于读取命令的数据的映射数据来从存储器装置150读取对应于读取命令的数据，并且，在将读取数据存储在包括在控制器130的存储器144中的缓冲器/高速缓存器中之后，将存储在缓冲器/高速缓存器中的数据提供给主机102。
进一步地，然而在本实施例中，为了便于说明，下面将以控制器130在存储器系统110中执行数据处理操作作为示例来描述，应当注意的是，如上所述，包括在控制器130中的处理器134可以通过例如ftl(闪存转换层)来执行数据处理操作。例如，在本公开的实施例中，在将与从主机102接收的写入命令相对应的用户数据和元数据存储在包含在控制器130的存储器144中的缓冲器中之后，控制器130将存储在缓冲器中的数据写入并存储在包括在存储器装置150中的多个存储块中的可选存储块中，即，执行编程操作。
元数据可以包括用于响应于编程操作的存储块中存储的数据的第一映射数据和第二映射数据，其中第一映射数据包括逻辑/物理(l2p：逻辑到物理)信息(在下文中称为“逻辑信息”)，第二映射数据包括物理/逻辑(p2l：物理到逻辑)信息(在下文中称为“物理信息”)。并且，元数据可以包括：关于与从主机102接收的命令相对应的命令数据的信息；关于与命令相对应的命令操作的信息；关于待对其执行命令操作的存储器装置150的存储块的信息；以及关于与命令操作相对应的映射数据的信息。换言之，元数据可以包括所有其余的信息和除了与从主机102接收的命令相对应的用户数据之外的数据。
即，在本公开的实施例中，例如，在从主机102接收写入命令的情况下，控制器130执行与从主机接收的命令相对应的命令操作，即，执行与写入命令相对应的编程操作。此时，与写入命令相对应的用户数据被写入并存储在存储器装置150的存储块中，例如，存储块中执行擦除操作的空存储块、开放存储块或空闲存储块；并且第一映射数据和第二映射数据被写入并存储在存储器装置150的存储块中的空存储块、开放存储块或空闲存储块中，其中第一映射数据包括l2p映射表或l2p映射列表，l2p映射表或l2p映射列表中记录有用于存储在存储块中的用户数据的逻辑地址与物理地址之间的映射信息，即逻辑信息，而第二映射数据包括p2l映射表或p2l映射列表，p2l映射表或p2l映射列表中记录有用于存储用户数据的存储块的物理地址与逻辑地址之间的映射信息，即物理信息。
此处，当从主机102接收写入命令时，控制器103将与写入命令相对应的用户数据写入并存储在存储块中，并且将包括用于存储在存储块中的用户数据的第一映射数据和第二映射数据的元数据存储在存储块中。特别地，响应于用户数据的数据段被存储在存储器装置150的存储块中，控制器130生成并更新元数据的元段，即第一映射数据的l2p段和第二映射数据的p2l段，作为映射数据的映射段，并且将映射段存储在存储器装置150的存储块中。此时，控制器130通过将存储在存储器装置150的存储块中的映射段加载到控制器130的存储器144中来更新存储在存储器装置150的存储块中的映射段。
进一步地，当从主机102接收读取命令时，控制器130从存储器装置150读取与从主机102接收的读取命令相对应的读取数据，将读取数据存储在包括在控制器130的存储器144中的缓冲器/高速缓存器中，并然后将存储在缓冲器/高速缓存器中的数据提供给主机102，由此执行与读取命令相对应的读取操作。本发明的实施例可以被应用到在对存储器装置150的操作(例如，写入操作或读取操作)期间在存储器系统110中发生突然断电(spo)之后，存储器系统110的电力恢复的情况。
在对存储器装置150的操作期间，在存储器系统110中发生突然断电(spo)之后存储器系统110的电力恢复时，可以在存储器系统110中执行启动操作和恢复操作。
在spo之后完成启动操作和恢复操作时，可以对存储器装置150执行诸如磨损均衡操作和垃圾收集操作的后台操作。当在存储器系统110中发生突然断电(spo)之后存储器系统110的电力恢复时，同时响应于从主机102提供的用于某个时间段的多个读取命令对存储器装置150执行多个读取操作，可以在存储器系统110中执行启动操作和恢复操作。然后，通过检查对存储器装置150的后台操作的触发，可以执行后台操作。
参照图5，控制器130响应于从主机102提供的命令执行命令操作，例如，响应于从主机102提供的写入命令执行编程操作或响应于从主机102提供的读取命令执行读取操作。此时，控制器130将与写入命令相对应的用户数据写入并存储到存储器装置150的存储块552、554、562、564、572、574、582和584中。并且，控制器130响应于对存储块552、554、562、564、572、574、582和584的写入操作而生成并更新用于用户数据的元数据并且将元数据写入并存储在存储器装置150的存储块552、554、562、564、572、574、582和584中。
控制器130生成并更新表示用户数据被存储在包括在存储器装置150的存储块552、554、562、564、572、574、582和584中的页面中的信息，例如第一映射数据和第二映射数据，即，生成并更新第一映射数据的逻辑段，即l2p段，和第二映射数据的物理段，即p2l段，并然后将l2p段和p2l段存储在存储器装置150的存储块552、554、562、564、572、574、582和584中。参照图6，存储器装置150包括多个存储器管芯610至670，每个存储器管芯包括多个平面612至624、632至644、652至664和672至684，每个平面包括多个存储块614至626、634至646、654至666和674至686。
包括在存储器装置150中的多个存储块中的每一个具有预定擦除计数(ec)。各个存储块的ec可以由于对各个存储块执行的擦除操作而更新。ec可以包括存储块的编程/擦除(p/e)周期或擦除/写入(e/w)周期。在某个存储块中执行擦除操作以超过预定ec的情况下，相应的存储块可以被处理为不能再使用的坏块。换言之，用于存储器装置150的存储块的预定ec表示对存储器装置150的存储块执行擦除操作的最大计数。
在本公开的实施例中，为了确保在预定ec内对存储器装置150的存储块均匀地执行擦除操作，可以对存储器装置150的存储块执行磨损均衡操作。控制器130根据存储块的读取计数、读取回收计数或读取重试计数对存储块执行磨损均衡操作。应当注意的是，还可以根据对存储块的解码操作和错误校正操作的计数来对各个存储块执行磨损均衡操作。例如，响应于多个读取命令对存储块执行多个读取操作，包含在存储块中的存储器单元的特性可能降级，并且存储块的可靠性可能劣化。因此，控制器130对存储块执行例如磨损均衡操作的后台操作。在这方面，控制器130可以基于存储器装置150的存储块的ec执行磨损均衡操作。
在磨损均衡操作期间，控制器130可以基于存储块的ec在存储块中选择源存储块和目标存储块，并然后可以在源存储块和目标存储块之间互换(swap)数据。
在对存储块的读取操作期间，可能对存储块产生读取干扰。为了防止由于读取干扰而引起的存储块中的数据丢失，控制器130可以根据存储块的读取计数执行读取回收操作。在读取回收操作期间，控制器130可以根据读取计数在存储块中选择源存储块和目标存储块，其中读取计数根据对各个存储块的读取操作来进行更新，可以将存储在源存储块中的数据移动到目标存储块中，并然后可以对源存储块执行擦除操作。
当对存储块的读取操作失败时，对存储块执行读取重试操作。控制器130可以根据对每个存储块的读取重试操作来更新对各个存储块的读取重试计数。
当为存储块的页面中编程的用户数据提供写入命令时，用户数据可以被移动到包括在存储块中的其它页面中。先前页面中存储的用户数据变为无效数据，并且先前页面变为无效页面。
在垃圾收集操作期间，控制器130可以检查封闭存储块(closedmemoryblock)中的有效页面，封闭存储块中的每一个中的所有页面都充满数据，并且根据存储块的有效页面计数(vpc)对有效页面执行垃圾收集操作，并且从而可以生成空存储块。
在垃圾收集操作期间，控制器130可将包括在封闭存储块(即，源存储块)中的有效页面的有效数据移动到空存储块(即，目标存储块)中。控制器130可以根据各个存储块的vpc来选择封闭存储块作为源存储块。
根据本公开的实施例，当存储器系统110的电力从spo恢复时，在启动操作和恢复操作之后，对存储器装置150可以执行后台操作(例如，磨损均衡操作和垃圾收集操作)，其中在对存储器装置150的操作(例如，写入操作或读取操作)期间在其中发生spo。
参照图7，在存储器系统110处于通电状态的情况下，控制器130将与从主机102接收的写入命令相对应的用户数据编程并存储在包括在存储器装置150中的多个存储块中的可选存储块中包括的页面中，其中可选存储块例如是存储块10710、存储块11715、存储块12720、存储块13725、存储块14730、存储块15735、存储块16740、存储块17745、存储块18750、存储块19755、存储块20760、存储块21765和存储块22770。并且，控制器130从包括在存储器装置150中的多个存储块中的可选存储块中包括的页面读取与从主机102接收的读取命令相对应的用户数据，其中可选存储块例如是存储块10710、存储块11715、存储块12720、存储块13725、存储块14730、存储块15735、存储块16740、存储块17745、存储块18750、存储块19755、存储块20760、存储块21765和存储块22770，并且将读取的用户数据提供给主机102。进一步地，控制器130在包括在存储器装置150中的多个存储块中的可选存储块中执行与从主机102接收的擦除命令相对应的擦除操作，其中可选存储块例如是存储块10710、存储块11715、存储块12720、存储块13725、存储块14730、存储块15735、存储块16740、存储块17745、存储块18750、存储块19755、存储块20760、存储块21765和存储块22770。参照图7，在对存储器装置150的编程操作期间，控制器130将表示各个存储块的有效页面的数量的vpc708记录在计数信息表700中，该vpc708由计数信息表700中的索引表示。
进一步地，在对存储器装置150的读取回收操作期间，根据各个存储块的读取计数，控制器130将表示各个存储块的读取回收操作的数量的读取回收计数(rrc计数)706记录在计数信息表700中，该读取回收计数706由计数信息表700中的索引表示。
虽然该描述示出与对各个存储块的读取回收操作相对应的读取回收计数706，但是控制器可以通过与读取回收计数706的上述情况类似的方式将表示与对各个存储块的读取操作相对应的读取计数的数量的读取计数或表示与对各个存储块的读取重试操作相对应的读取重试计数的数量的读取重试计数记录在计数信息表700中。
进一步地，在对存储器装置150的擦除操作期间，控制器130将表示对各个存储块的擦除操作的数量的擦除计数(ec)704记录在计数信息表700中，该擦除计数704由计数信息表700中的索引表示。
虽然该描述示出与对各个存储块的擦除操作相对应的擦除计数704，但是控制器可以通过与擦除计数704的上述情况类似的方式将各个存储块的编程/擦除周期或擦除/写入周期记录在计数信息表700中。
计数信息表700可以作为元数据被存储在例如第二缓冲器520的包括在控制器130的存储器144中的缓冲器中。计数信息表700可以被配置成如图7所示的列表的形式或被配置成位图的形式。即，在计数信息表700中，通过各个存储块的索引702表示ec704的信息可以被配置成位图的形式，通过各个存储块的索引702表示读取回收计数706的信息可以被配置成位图的形式，并且通过各个存储块的索引702表示vpc708的信息可以被配置成位图的形式。如图7所示，通过各个存储块的索引702表示ec704的信息、表示读取回收计数706的信息和表示vpc708的信息可以被配置成列表的形式。在下文中，为了便于说明，将通过将以下情况作为示例来进行详细描述：控制器130将用于包括在存储器装置150中的存储块中的存储块11715、存储块12720、存储块13725、存储块14730、存储块15735、存储块16740、存储块17745、存储块18750、存储块19755、存储块20760、存储块21765和存储块22770的ec704、读取回收计数706和vpc708记录在计数信息表700中。
参照图7，在由于在存储器系统110中的spo而执行启动操作和恢复操作之后，控制器130通过将存储在存储器装置150的存储块中的计数信息表700加载到控制器130的存储器144的第二缓冲器520上并且通过识别由计数信息表700中的索引702表示的各个存储块的ec704、读取回收计数706和vpc708来检查磨损均衡操作和垃圾收集操作的触发。
特别地，控制器130从计数信息表700计算存储块的平均ec和平均读取回收计数。此外，控制器130可以从计数信息表700识别存储块的最大ec和最小ec、最大读取回收计数和最小读取回收计数。并且，控制器130根据各个存储块的ec704和平均ec来计算各个存储块的ec的偏移量，并且根据各个存储块的读取回收计数706和平均读取回收计数来计算各个存储块的读取回收计数的偏移量。
控制器130将等于或大于相应阈值的ec的偏移量或读取回收计数的偏移量分别记录在源存储块列表存储块中。源存储块列表可以被配置成位图的形式或列表的形式。
控制器130触发对源存储块列表中列出的存储块的磨损均衡操作和垃圾收集操作。
控制器130从源存储块列表存储块选择具有最大ec或最大读取回收计数的存储块或具有最大偏移量的ec或最大偏移量的读取回收计数的存储块作为用于磨损均衡操作的源存储块，并且对选择的源存储块执行磨损均衡操作。
控制器130可以基于在源存储块列表中列出的存储块的vpc(记录在计数信息表700中)从源存储块列表选择具有最小vpc或最大vpc的存储块作为用于垃圾收集操作的源存储块，并且对选择的源存储块执行垃圾收集操作。在本公开的实施例中，为了便于说明，将以下情况作为示例来进行描述：具有最小vpc的存储块被选为源存储块。
当在如图7所示的计数信息表700中例示各个存储块的ec704、读取回收计数706和vpc708时，平均ec、平均读取回收计数可以分别为350和300。进一步地，最大ec可以是970，最小ec可以是25，最大读取回收计数可以是930，并且最小读取回收计数可以是40。
参照图7的示例，控制器130根据存储块15的值为560的ec与平均ec(即，350)计算出ec的偏移量的值为210。以类似的方式，控制器可以计算各个存储块的ec的偏移量。
参照图7的示例，控制器130根据存储块10的值为930的读取回收计数与平均读取回收计数(即，300)之间计算出读取回收计数的偏移量的值为630。以类似的方式，控制器可以计算各个存储块的读取回收计数的偏移量。
例如，当ec阈值的值预定为300时，控制器130将ec的偏移量等于或大于ec阈值300的存储块记录在源存储块列表中(即，ec偏移量的值为370的存储块16、ec偏移量的值为540的存储块17和ec偏移量的值为620的存储块20)。
例如，当读取回收阈值的值预定为200时，控制器130将读取回收计数的偏移量等于或大于读取回收阈值200的存储块记录在源存储块列表中(即，读取回收计数偏移量的值为630的存储块10、读取回收计数偏移量的值为530的存储块12和读取回收计数偏移量的值为380的存储块17)。
控制器130从源存储块列表选择具有最大偏移量的ec或最大ec或具有最大偏移量的读取回收计数或最大读取回收计数的存储块20作为用于磨损均衡操作的源存储块。控制器130从计数信息表700选择具有最小ec的存储块19作为用于磨损均衡操作的目标存储块。因此，控制器130可以控制存储器装置150分别对作为源存储块的存储块20和作为目标存储块的存储块19执行磨损均衡操作。
控制器130从表示具有最大ec或最大读取回收计数或具有最大偏移量的ec或最大偏移量的读取回收计数的存储块16、20、10、12和17的源存储块列表选择具有值为70的最小vpc(记录在计数信息表700中)的存储块16作为用于垃圾收集操作的源存储块。因此，控制器130可以控制存储器装置150分别对作为源存储块的存储块16和作为目标存储块的一个或多个空存储块执行垃圾收集操作。
图8是说明存储器系统110的操作的流程图。
参照图7和图8，在步骤810中，存储器系统110响应于命令来执行命令操作，例如，分别响应于写入命令、读取命令和擦除命令来执行编程操作、读取操作和擦除操作。响应于执行编程操作、读取操作和擦除操作，存储器系统110记录包含在存储器装置150中的存储块的计数信息表700，并且将计数信息表700存储在包含在存储器装置150的存储块中的页面中。
在步骤820中，在当存储器系统110在通电状态下执行命令操作时存储器系统110中发生突然断电的情况下，确认存储器系统110的突然断电，即确认存储器系统110变为断电状态。
在步骤830中，在存储器系统110从断电状态变为通电状态的情况下，在存储器系统110中执行启动操作和恢复操作。
在步骤840中，通过使用记录在包含在存储器装置150中的存储块中的计数信息表700，检查存储器装置150的后台操作的触发，即，检查磨损均衡操作或垃圾收集操作的触发。
在步骤850中，对存储器装置150执行后台操作。即，在计数信息表700中列出的存储块中的源存储块候选列表中记录参照图7描述的满足预定条件的存储块(例如，ec的偏移量或读取回收计数的偏移量等于或大于相应阈值的存储块)。并且，在源存储块候选列表中列出的存储块中选择也参照图7描述的满足另一预定条件的存储块(例如，具有最大ec或最大读取回收计数的存储块或具有最大偏移量的ec或最大偏移量的读取回收计数的存储块、以及具有最小vpc或最大vpc的存储块)作为源存储块。然后，对源存储块执行磨损均衡操作或垃圾收集操作，即对源存储块执行互换操作或复制操作。
在步骤860中，如上所述，响应于命令来执行命令操作，例如，分别响应于写入命令、读取命令和擦除命令来执行编程操作、读取操作和擦除操作。响应于执行编程操作、读取操作和擦除操作，存储器系统110记录包含在存储器装置150中的存储块的计数信息表700，并且将计数信息表700存储在包含在存储器装置150的存储块中的页面中。
在步骤870中，通过使用记录在包含在存储器装置150中的存储块中的计数信息表700，检查存储器装置150的后台操作的触发，即，检查磨损均衡操作或垃圾收集操作的触发。
在步骤880中，对存储器装置150执行后台操作。即，在计数信息表700中列出的存储块中的源存储块列表中记录参照图7描述的满足预定条件的存储块(例如，ec的偏移量或读取回收计数的偏移量等于或大于相应阈值的存储块)。并且，在源存储块列表中列出的存储块中选择也参照图7描述的满足另一预定条件的存储块(例如，具有最大ec或最大读取回收计数的存储块或具有最大偏移量的ec或最大偏移量的读取回收计数的存储块、以及具有最小vpc或最大vpc的存储块)作为源存储块。然后，对源存储块执行磨损均衡操作或垃圾收集操作，即对源存储块执行交换操作或复制操作。
图9至图17是示意性说明数据处理系统100的应用示例的图。
图9是示意性地说明包括根据本实施例存储器系统的数据处理系统的另一示例的简图。图9示意性地说明应用根据本发明的实施例的存储器系统的存储卡系统。
参照图9，存储卡系统6100可以包括存储器控制器6120、存储器装置6130和连接器6110。
更具体地，存储器控制器6120可以连接到实施为非易失性存储器的存储器装置6130，并且被配置为访问存储器装置6130。例如，控制器6120可以被配置为控制存储器装置6130的读取操作、写入操作、编程操作和擦除操作。存储器控制器6120可以被配置为提供存储器装置6130和主机之间的接口并且驱动用于控制存储器装置6130的固件。即，存储器控制器6120可以对应于参照图1和图5所描述的存储器系统110的控制器130，并且存储器装置6130可以对应于参照图1和图5所描述的存储器系统110的存储器装置150。
因此，存储器控制器6120可以包括ram、处理单元、主机接口、存储器接口和错误校正单元。存储器控制器130可以进一步包括图5所示的元件。
存储器控制器6120可以通过连接器6110与例如图1的主机102的外部装置通信。例如，如参照图1描述，存储器控制器6120可以被配置为通过诸如以下的各种通信协议中的一种或多种与外部装置通信：通用串行总线(usb)、多媒体卡(mmc)、嵌入式mmc(emmc)、外围组件互连(pci)、高速pci(pcie)、高级技术附件(ata)、串行ata、并行ata、小型计算机系统接口(scsi)、增强型小型磁盘接口(edsi)、集成驱动电路(ide)、火线、通用闪速存储器(ufs)、wifi和蓝牙。因此，根据本实施例的存储器系统和数据处理系统可以应用于有线/无线电子装置，或特别是移动电子装置。
存储器装置6130可以由易失性存储器来实施。例如，存储器装置6130可以实施为诸如以下的各种非易失性存储器装置：可擦除可编程rom(eprom)、电可擦除可编程rom(eeprom)、nand闪存、nor闪存、相变ram(pram)、电阻式ram(reram)、铁电ram(fram)和自旋转移力矩磁阻ram(stt-ram)。存储器装置6130可以包括在图5的存储器装置150中的多个存储器管芯。
存储器控制器6120和存储器装置6130可以被集成到单个半导体装置中。例如，存储器控制器6120和存储器装置6130可以通过集成到单个半导体装置中来构成固态驱动器(ssd)。并且，存储器控制器6120和存储器装置6130可以构成诸如以下的存储卡：pc卡(pcmcia：个人计算机存储卡国际协会)、标准闪存(cf)卡、智能媒体卡(例如，sm和smc)、记忆棒、多媒体卡(例如，mmc、rs-mmc、微型mmc和emmc)、sd卡(例如，sd、迷你sd、微型sd和sdhc)和通用闪速存储器(ufs)。
图10是示意性地说明根据本实施例的包括存储器系统的数据处理系统的另一示例的简图。
参照图10，数据处理系统6200可以包括具有一个或多个非易失性存储器的存储器装置6230和用于控制存储器装置6230的存储器控制器6220。图10所示的数据处理系统6200可以用作如参照图1描述的诸如存储卡(cf、sd、微型sd等)或usb装置的存储介质。存储器控制器6230可以对应于图1和图5所示的存储器系统110的控制器150，并且存储器装置6220可以对应于图1和图5所示的存储器系统110的存储器装置130。
存储器控制器6220可以响应于主机6210的请求来控制对存储器装置6230的读取操作、写入操作或擦除操作，并且存储器控制器6220可以包括一个或多个cpu6221、诸如ram6222的缓冲存储器、ecc电路6223、主机接口6224和诸如nvm接口6225的存储器接口。
cpu6221可以控制对存储器装置6230的总体操作，例如读取操作、写入操作、文件系统管理操作和坏页面管理操作。ram6222可以根据cpu6221的控制来操作，并且用作工作存储器、缓冲存储器或高速缓冲存储器。当ram6222用作工作存储器时，由cpu6221处理的数据可以临时存储在ram6222中。当ram6222用作缓冲存储器时，ram6222可以用于缓冲从主机6210传输到存储器装置6230或从存储器装置6230传输到主机6210的数据。当ram6222用作高速缓冲存储器时，ram6222可以辅助低速存储器装置6230以高速操作。
ecc电路6223可以对应于图1所示的控制器130的ecc单元138。如参照图1描述的，ecc电路6223可以生成用于校正从存储器装置6230提供的数据的失效位或错误位的ecc(错误校正码)。ecc电路6223可以对提供给存储器装置6230的数据执行错误校正编码，由此形成具有奇偶校验位的数据。奇偶校验位可以被存储在存储器装置6230中。ecc电路6223可以对从存储器装置6230输出的数据执行错误校正解码。此时，ecc电路6223可以使用奇偶校验位来校正错误。例如，如参照图1描述的，ecc电路6223可以使用ldpc码、bch码、涡轮码、里德-所罗门(rs)码、卷积码、rsc或诸如tcm或bcm的编码调制来校正错误。
存储器控制器6220可以通过主机接口6224将数据传输到主机6210/从主机6210接收数据，并且通过nvm接口6225将数据传输到存储器装置6230/从存储器装置6230接收数据。主机接口6224可以通过pata总线、sata总线、scsi、usb、pcie或nand接口连接到主机6210。存储器控制器6220可以具有诸如wifi或长期演进(lte)的移动通信协议的无线通信功能。存储器控制器6220可以连接到例如主机6210或另一外部装置的外部装置，并然后将数据传输到外部装置/从外部装置接收数据。特别地，因为存储器控制器6220被配置为通过一种或多种各种通信协议与外部装置通信，所以根据本实施例的存储器系统和数据处理系统可以应用于有线/无线电子装置或特别是移动电子装置。
图11是示意性地说明根据本实施例的包括存储器系统的数据处理系统的另一示例的简图。图11示意性地说明应用根据本实施例的存储器系统的ssd。
参照图11，ssd6300可以包括控制器6320和包括多个非易失性存储器的存储器装置6340。存储器控制器6320可以对应于图1和图5的存储器系统110的控制器130，并且存储器装置6340可以对应于图1和图5的存储器系统110的存储器装置150。
更具体地，控制器6320可以通过多个通道ch1至chi连接到存储器装置6340。控制器6320可以包括一个或多个处理器6321、缓冲存储器6325、ecc电路6322、主机接口6324和例如非易失性存储器接口6326的存储器接口。
缓冲存储器6325可临时存储从主机6310提供的数据或从包括在存储器装置6340中的多个闪速存储器nvm提供的数据，或临时存储例如包括映射表的映射数据的多个闪速存储器nvm的元数据。缓冲存储器6325可以由诸如dram、sdram、ddrsdram、lpddrsdram和gram的易失性存储器或诸如fram、reram、stt-mram和pram的非易失性存储器来实施。为了便于描述，图10说明缓冲存储器6325存在于控制器6320中。然而，缓冲存储器6325可以存在于控制器6320的外部。
ecc电路6322可以在编程操作期间计算待编程到存储器装置6340中的数据的ecc值，基于读取操作期间的ecc值对从存储器装置6340读取的数据执行错误校正操作，并且在失效数据恢复操作期间对从存储器装置6340恢复的数据执行错误校正操作。
主机接口6324可以利用例如主机6310的外部装置提供接口功能，非易失性存储器接口6326可以提供通过多个通道与存储器装置6340连接的接口功能。
此外，可以提供应用图1和图5的存储器系统110的多个ssd6300以实施例如raid(独立磁盘的冗余阵列)系统的数据处理系统。此时，raid系统可以包括多个ssd6300和用于控制多个ssd6300的raid控制器。当raid控制器响应于从主机6310提供的写入命令执行编程操作时，raid控制器可以根据多个raid级别，即，从ssd6300中的主机6310提供的写入命令的raid级别信息来选择一个或多个存储器系统或ssd6300，并将响应于写入命令的数据输出到选择的ssd6300。此外，当raid控制器响应于从主机6310提供的读取命令执行读取命令时，raid控制器可以根据多个raid级别，即，从ssd6300中的主机6310提供的读取命令的raid级别信息来选择一个或多个存储器系统或ssd6300，并且将从选择的ssd6300读取的数据提供给主机6310。
图12是示意性地说明根据本实施例的包括存储器系统的数据处理系统的另一示例的简图。图12示意性地说明应用根据本实施例的存储器系统的嵌入式多媒体卡(emmc)。
参照图12，emmc6400可以包括控制器6430和实施为一个或多个nand闪速存储器的存储器装置6440。存储器控制器6430可以对应于图1和图5的存储器系统110的控制器130，并且存储器装置6440可以对应于图1和图5的存储器系统110的存储器装置150。
更具体地，控制器6430可以通过多个通道连接到存储器装置6440。控制器6430可以包括一个或多个内核6432、主机接口6431和例如nand接口6433的存储器接口。
内核6432可以控制emmc6400的总体操作，主机接口6431可以在控制器6430和主机6410之间提供接口功能，并且nand接口6433可以在存储器装置6440和控制器6430之间提供接口功能。例如，主机接口6431可以用作例如参照图1描述的主机接口132的并行接口。此外，主机接口6431可以用作例如超高速(uhs-i/uhs-ii)接口的串行接口。
图13至图16是示意性地说明根据本实施例的包括存储器系统的数据处理系统的其它示例的简图。图13至图16示意性地说明应用根据本实施例的存储器系统的ufs(通用闪速存储)系统。
参照图13至图16，ufs系统6500、6600、6700和6800可以分别包括主机6510、6610、6710和6810、ufs装置6520、6620、6720和6820以及ufs卡6530、6630、6730和6830。主机6510、6610、6710和6810可以用作有线/无线电子装置或特别是移动电子装置的应用处理器，ufs装置6520、6620、6720和6820可以用作嵌入式ufs装置，并且ufs卡6530、6630、6730和6830可以用作外部嵌入式ufs设备或可移除ufs卡。
在各个ufs系统6500、6600、6700和6800中的主机6510、6610、6710和6810、ufs装置6520、6620、6720和6820以及ufs卡6530、6630、6730和6830可以通过ufs协议与例如有线/无线电子装置或特别是移动电子装置的外部装置通信，并且ufs装置6520、6620、6720和6820以及ufs卡6530、6630、6730和6830可以实施为图1和图5所示的存储器系统110。例如，在ufs系统6500、6600、6700和6800中，ufs装置6520、6620、6720和6820可以实施为参照图10至图12所描述的数据处理系统6200、ssd6300或emmc6400的形式，并且ufs卡6530、6630、6730和6830可以实施为参照图9所描述的存储卡系统6100的形式。
此外，在ufs系统6500、6600、6700和6800中，主机6510、6610、6710和6810、ufs装置6520、6620、6720和6820以及ufs卡6530、6630、6730和6830可以通过例如mipi(移动工业处理器接口)中的mipim-phy和mipiunipro(统一协议)的ufs接口来与彼此通信。此外，ufs装置6520、6620、6720和6820以及ufs卡6530、6630、6730和6830可以通过除ufs协议之外的例如ufd、mmc、sd、迷你sd和微型sd的各种协议与彼此通信。
在图13所示的ufs系统6500中，主机6510、ufs装置6520和ufs卡6530中的每一个可以包括unipro。主机6510可以执行交换操作，以便与ufs装置6520和ufs卡6530通信。特别地，主机6510可以通过例如在unipro处的l3交换的链路层交换与ufs装置6520或ufs卡6530通信。此时，ufs装置6520和ufs卡6530可以通过在主机6510的unipro处的链路层交换交换来与彼此通信。在本实施例中，为了便于描述，已经例示其中一个ufs装置6520和一个ufs卡6530连接到主机6510的配置。然而，多个ufs装置和多个ufs卡可以并行地或以星形的形式连接到主机6410，并且多个ufs卡可以并行地或以星形的形式连接到ufs装置6520或者串联地或以链的形式连接到ufs装置6520。
在图14所示的ufs系统6600中，主机6610、ufs装置6620和ufs卡6630中的每一个可以包括unipro，并且主机6610可以通过执行交换操作的交换模块6640，例如，通过在unipro处执行例如l3交换的链路层交换的交换模块6640与ufs装置6620或ufs卡6630通信。ufs装置6620和ufs卡6630可以通过在unipro处的交换模块6640的链路层交换来与彼此通信。在本实施例中，为了便于描述，已经例示一个ufs装置6620和一个ufs卡6630连接到交换模块6640的配置。然而，多个ufs装置和ufs卡可以并行地或以星形的形式连接到交换模块6640，并且多个ufs卡可以串联地或以链的形式连接到ufs装置6620。
在图15所示的ufs系统6700中，主机6710、ufs装置6720和ufs卡6730中的每一个可以包括unipro，并且主机6710可以通过执行交换操作的交换模块6740，例如，通过在unipro处执行例如l3交换的链路层交换的交换模块6740与ufs装置6720或ufs卡6730通信。此时，ufs装置6720和ufs卡6730可以通过在unipro处的交换模块6740的链路层交换来与彼此通信，并且交换模块6740可以在ufs装置6720内部或外部与ufs装置6720集成为一个模块。在本实施例中，为了便于描述，已经例示一个ufs装置6720和一个ufs卡6730连接到交换模块6740的配置。然而，包括交换模块6740和ufs装置6720的多个模块可以并行地或以星形形式连接到主机6710或者串联地或以链的形式连接到彼此。此外，多个ufs卡可以并行地或以星形形式连接到ufs装置6720。
在图16所示的ufs系统6800中，主机6810、ufs装置6820和ufs卡6830中的每一个可以包括m-phy和unipro。ufs装置6820可以执行交换操作，以便与主机6810和ufs卡6830通信。特别地，ufs装置6820可以通过用于与主机6810通信的m-phy和unipro模块之间的交换操作并且通过用于与ufs卡6830通信的m-phy和unipro模块之间的交换操作，例如通过目标id(识别器)交换操作来与主机6810或ufs卡6830通信。此时，主机6810和ufs卡6830可以通过ufs装置6820的m-phy和unipro模块之间的目标id交换来与彼此通信。在本实施例中，为了便于描述，已经例示其中一个ufs装置6820连接到主机6810和一个ufs卡6830连接到ufs装置6820的配置。然而，多个ufs装置可以并行地或以星形形式连接到主机6810，或串联地或以链形形式连接到主机6810，并且多个ufs卡可以并行地或以星形形式连接到ufs装置6820，或者串联地或以链形形式连接到ufs装置6820。
图17是示意性地说明根据实施例的包括存储器系统的数据处理系统的另一示例的简图。图17是示意性地说明应用根据本实施例的存储器系统的用户系统的简图。
参照图17，用户系统6900可以包括应用处理器6930、存储器模块6920、网络模块6940、存储模块6950和用户接口6910。
更具体地，应用处理器6930可以驱动包括在例如os的用户系统6900中的部件，并且包括用于控制包括在用户系统6900中的部件、接口、图形引擎等的控制器。应用处理器6930可以被设置为片上系统(soc)。
存储器模块6920可以用作用户系统6900的主存储器、工作存储器、缓冲存储器或高速缓冲存储器。存储器模块6920可以包括诸如dram、sdram、ddrsdram、ddr2sdram、ddr3sdram、lpddrsdram、lpddr2sdram和lpddr3sdram的易失性ram或诸如pram、reram、mram和fram的非易失性ram。例如，应用处理器6930和存储器模块6920可以通过基于pop(堆叠式封装)来封装并安装。
网络模块6940可以与外部装置通信。例如，网络模块6940不仅可以支持有线通信，还可以支持诸如以下的各种无线通信：码分多址(cdma)、全球移动通信系统(gsm)、宽带cdma(wcdma)、cdma-2000、时分多址(tdma)、长期演进(lte)、全球微波接入互操作性(wimax)、无线局域网(wlan)、超宽带(uwb)、蓝牙、无线显示(wi-di)，从而与有线/无线电子装置或特别是移动电子装置通信。因此，根据本发明的实施例的存储器系统和数据处理系统可以应用于有线和/或无线电子装置。网络模块6940可以被包括在应用处理器6930中。
存储模块6950可以存储例如从应用处理器6930接收的数据的数据，并且将存储的数据传输到应用处理器6930。存储模块6950可以实施为诸如以下的非易失性半导体存储器装置：相变ram(pram)、磁性ram(mram)、电阻式ram(reram)、nand闪存、nor闪存和3维nand闪存，并且被设置为诸如用户系统6900的存储卡和外部驱动器的可移除存储介质。存储模块6950可以对应于以上参照图1和图5描述的存储器系统110。此外，存储模块6950可以实施为以上参照图11至图16所描述的ssd、emmc和ufs。
用户接口6910可以包括用于将数据或命令输入到应用处理器6930或用于将数据输出到外部装置的接口。例如，用户接口6910可以包括诸如键盘、小键盘、按钮、触摸面板、触摸屏、触摸板、触摸球、摄像机、麦克风、陀螺仪传感器、振动传感器和压电元件的用户输入接口以及诸如液晶显示器(lcd)、有机发光二极管(oled)显示装置、有源矩阵oled(amoled)显示装置、发光二极管(led)、扬声器和马达的用户输出接口。
此外，当其中图1和图8的存储器系统110被应用于用户系统6900的移动电子装置时，应用处理器6930可以控制移动电子装置的总体操作，并且网络模块6940可以用作用于控制与外部装置的有线/无线通信的通信模块。用户接口6910可以在移动电子装置的显示/触摸模块上显示由处理器6930处理的数据，或支持从触摸面板接收数据的功能。
虽然为了说明的目的已经描述各个实施例，但是对于本领域技术人员显而易见的是，在不脱离如所附权利要求所限定的本发明的精神和范围的情况下，可以进行各种改变和变型。