计算机数据高速传输系统的制作方法

本发明涉及计算机数据传输技术领域，特别涉及一种计算机数据高速传输系统。

背景技术：

随着计算机技术的快速发展，计算机数据量呈几何式的增长，因此对数据传输的速度提出了越来越高的要求。fpga具有极高的灵活性及强大的数据处理能力，目前已广泛应用于各个技术领域，但fpga本身并没有提供任何和上位机通信的接口，使得fpga与上位机之间的数据传输存在一定的障碍，根据不同的外设需要开发相应的数据传输系统，导致增加了开发和应用成本。

技术实现要素：

本发明的目的在于解决现有技术中存在的上述技术问题，提供一种数据传输速度快的计算机数据高速传输系统。

为解决上述技术问题，本发明采用的技术方案如下：

一种计算机数据高速传输系统，包括fpga控制单元和usb3.0控制器单元，所述usb3.0控制器单元分别连接上位机和fpga控制单元，实现上位机与fpga控制单元之间的数据传输，所述usb3.0控制器单元包括gpif单元、sram单元和接口单元，所述gpif单元与fpga控制单元之间通过data接口连接实现双向数据传输。

上述技术方案中，进一步地，所述usb3.0控制器单元采用cyusb3014控制芯片。

上述技术方案中，进一步地，所述fpga控制单元包括fpga接口模块，所述fpga接口模块内设置有用于存储工作状态的寄存器。

本发明所具有的有益效果：

该系统采用usb3.0控制芯片实现了fpga与上位机之间的高速数据传输，具有较好的通用性能，上位机读取数据的速度可达到395mb/s，上位机写入速度可达360mb/s，大大提高了与上位机之间的数据传输速率。

附图说明

图1为本发明系统结构框图。

图2为本发明中fpga控制柜单元与gpif单元连接示意图。

具体实施方式

下面结合附图和具体实施例对本发明作进一步的说明。

如图1所示，本实施例中的计算机数据高速传输系统，包括fpga控制单元和usb3.0控制器单元，usb3.0控制器单元分别连接上位机和fpga控制单元，实现上位机与fpga控制单元之间的数据传输。

usb3.0控制器单元包括gpif单元、sram单元和接口单元；如图2所示，gpif单元与fpga控制单元之间通过data接口连接实现双向数据传输。glk是由fpga提供的频率最高为100mhz的时钟信号；data信号是双向数据线，完成gpif与fpga之间的双向数据传输；addr为地址线，用于选择使用哪个gpif进程传输数据。gpif共有4个独立进程，每个进程与相应的dma通道绑定。fpga通过改变地址线addr，确定选择使用具体dma通道进行数据传输。

控制信号由fpga控制单元发出，包括sloe、slcs、slwr、slrd。slwr是写请求信号，该信号有效时，fpga会发送数据给gpif，gpif单元随之将这些数据缓存到sram单元。

本实施例中，usb3.0控制器单元采用cyusb3014控制芯片。

fpga控制单元包括fpga接口模块，fpga接口模块内设置有用于存储工作状态的寄存器。fpga接口模块既要完成与usb3.0控制器单元中gpif之间的对接，同时还要提供对fpga内部逻辑模块的数据传输接口。通过上位机团建配置寄存器，从而制定系统的工作模式。

该系统采用usb3.0控制芯片实现了fpga与上位机之间的高速数据传输，具有较好的通用性能，上位机读取数据的速度可达到395mb/s，上位机写入速度可达360mb/s，大大提高了与上位机之间的数据传输速率。

本发明的说明书和附图被认为是说明性的而非限制性的，在本发明基础上，本领域技术人员根据所公开的技术内容，不需要创造性的劳动就可以对其中一些技术特征作出一些替换和变形，均在本发明的保护范围内。

技术特征：

技术总结
本发明中公开了一种计算机数据高速传输系统，包括FPGA控制单元和USB3.0控制器单元，所述USB3.0控制器单元分别连接上位机和FPGA控制单元，实现上位机与FPGA控制单元之间的数据传输，所述USB3.0控制器单元包括GPIF单元、SRAM单元和接口单元，所述GPIF单元与FPGA控制单元之间通过DATA接口连接实现双向数据传输。该系统采用USB3.0控制芯片实现了FPGA与上位机之间的高速数据传输，具有较好的通用性能，上位机读取数据的速度可达到395MB/s，上位机写入速度可达360MB/s，大大提高了与上位机之间的数据传输速率。

技术研发人员：李明均
受保护的技术使用者：李明均
技术研发日：2017.11.15
技术公布日：2019.05.21