本实用新型涉及电子技术领域，特别是涉及一种双屏显示电路和电子设备。
背景技术：
随着电子技术的迅速发展，各种显示设备的使用越来越普及，并且随着智能化的发展，在显示设备中需求进行双屏显示。
目前的电子设备中，显示电路通常是处理器连接驱动芯片，由驱动芯片连接显示屏，即处理器接收外部通信端口的显示数据后，经过处理器发送至驱动芯片，由驱动芯片转换后发送至显示屏进行显示，因此，需要双屏显示时，需要配置两个驱动芯片分别与处理器连接、两个显示屏连接，无形中增加了电路的复杂程度和驱动芯片的数量，使得电子设备的成本增加。
技术实现要素：
鉴于上述问题，提出了本实用新型以便提供一种克服上述问题或者至少部分地解决上述问题的一种双屏显示电路和电子设备。
本实用新型提供了一种双屏显示电路，包括处理器、外部通信端口、SPI存储器、第一显示屏和第二显示屏，
所述SPI存储器与所述处理器连接，用于存储原始显示数据和烧录有显示驱动；
所述第一显示屏和所述第二显示屏均包括数据端口和控制端口，所述第一显示屏的数据端口和所述第二显示屏的数据端口连接后与所述处理器的数据端口连接，所述第一显示屏的控制端口和所述第二显示屏的控制端口与所述处理器的控制端口连接；
所述处理器与所述外部通信端口连接，用于通过所述外部通信端口接收原始显示数据，并将原始显示数据存储在所述SPI存储器中，以及从所述SPI存储器中读取原始显示数据和显示驱动，将原始显示数据转换为目标显示数据后，通过所述处理器的数据端口发送至所述第一显示屏和所述第二显示屏。
优选地，所述第一显示屏和所述第二显示屏的控制端口均包括片选端口、数据控制端口、读取端口、写入端口、同步端口和复位端口；
所述第一显示屏和所述第二显示屏的片选端口、同步端口分别与所述处理器的控制端口连接；
所述第一显示屏和所述第二显示屏的数据控制端口连接后与所述处理器的控制端口连接；
所述第一显示屏的读取端口和所述第二显示屏的读取端口连接后与所述第一显示屏的电源端口连接；
所述第一显示屏的复位端口和所述第二显示屏的复位端口连接后与所述处理器的控制端口连接。
优选地，所述第一显示屏和所述第二显示屏还包括背光控制端口和背光端口，所述第一显示屏的背光端口和所述第二显示屏的背光端口连接后，通过第一电阻与一三极管的集电极连接，所述三极管的基极通过第二电阻与所述背光控制端口连接，所述三极管的发射极接地。
优选地，所述SPI存储器包括片选端口、输入端口、输出端口和时钟端口，所述SPI存储器的片选端口、输入端口、输出端口和时钟端口分别与所述处理器的控制端口连接。
优选地，所述SPI存储器还包括写保护端口，所述写保护端口与所述SPI存储器的电源端口连接。
优选地，所述SPI存储器为GD25Q32CSIGR型。
优选地，所述第一显示屏和所述第二显示屏为液晶显示屏。
本实用新型提供了一种电子设备，所述电子设备包括本实用新型实施例提供的任一项所述的双屏显示电路。
优选地，所述电子设备包括智能穿戴设备和智能家居设备中的一种。
本实用新型实施例的双屏显示电路，包括处理器、外部通信端口、SPI(Serial Peripheral Interface，串行外设接口)存储器、第一显示屏和第二显示屏，SPI存储器与处理器连接，第一显示屏和第二显示屏均包括数据端口和控制端口，第一显示屏和第二显示屏的数据端口连接后与处理器的数据端口连接，第一显示屏的控制端口和第二显示屏的控制端口与处理器的控制端口连接；处理器与外部通信端口连接。本实用新型实施例，处理器从外部通信端口接收原始显示数据后，将原始显示数据存储在SPI存储器中，然后从SPI存储器中读取原始显示数据和显示驱动，将原始显示数据转换为目标显示数据后通过数据端口发送至第一显示屏和第二显示屏，并通过控制端口控制第一显示屏和第二显示屏的显示，实现了一个处理器控制两个显示屏进行显示，并且显示驱动存储于SPI存储器中，无需驱动芯片，简化了电路，节省了器件成本。
附图说明
为了更清楚地说明本实用新型实施例的技术方案，下面将对本实用新型实施例的描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本实用新型的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动性的前提下，还可以根据这些附图获得其他的附图。
图1示出了本实用新型实施例的一种双屏显示电路的模块示意图；
图2示出了本实用新型实施例的一种处理器的电子线路原理图；
图3示出了本实用新型实施例的第一显示屏和第二显示屏连接的电子线路原理图；
图4示出了本实用新型实施例的一种SPI存储器的电子线路原理图。
具体实施方式
下面将结合本实用新型实施例中的附图，对本实用新型实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例是本实用新型一部分实施例，而不是全部的实施例。基于本实用新型中的实施例，本领域普通技术人员在没有作出创造性劳动前提下所获得的所有其他实施例，都属于本实用新型保护的范围。
图1是本实用新型实施例的一种双屏显示电路的模块示意图。
如图1所示，本实用新型实施例的一种双屏显示电路，包括处理器1、外部通信端口5、SPI存储器2、第一显示屏3和第二显示屏4，SPI存储器2与处理器1连接，用于存储原始显示数据和烧录有显示驱动；第一显示屏3和第二显示屏4均包括数据端口和控制端口，第一显示屏3的数据端口和第二显示屏4的数据端口连接后与处理器1的数据端口连接，第一显示屏3和第二显示屏4的控制端口分别与处理器1的对应的控制端口连接；处理器1与外部通信端口5连接，用于通过外部通信端口5接收原始显示数据，并将原始显示数据存储在SPI存储器2中，以及从SPI存储器2中读取原始显示数据和显示驱动，将原始显示数据转换为目标显示数据后，通过处理器1的数据端口发送至第一显示屏3和第二显示屏4。
本实用新型实施例，处理器从外部通信端口接收原始显示数据后，将原始显示数据存储在SPI存储器中，然后从SPI存储器中读取原始显示数据和显示驱动，将原始显示数据转换为目标显示数据后，通过数据端口发送至第一显示屏和第二显示屏，并通过控制端口控制第一显示屏和第二显示屏的显示，实现了一个处理器控制两个显示屏进行显示，并且显示驱动存储于SPI存储器中，无需驱动芯片，简化了电路，节省了器件成本。
如图2所示，在本实用新型实施例中，处理器1可以包括多个端口，例如可以包括多个数据端口(PARTC0-PARTC7)和多个控制端口(PARTA0-PARTA5、PARTB0-PARTB5)，其中，多个数据端口和多个控制端口可以以引脚的形式排列在处理器1的四周。
如图3所示，在本实用新型实施例中，第一显示屏3和第二显示屏4可以是液晶显示屏，第一显示屏3和第二显示屏4的控制端口可以包括片选端口CS、数据控制端口RS、读取端口RDB、写入端口WRB、同步端口TE和复位端口RSTE。
第一显示屏3和第二显示屏4的片选端口CS、同步端口TE分别与处理器1上对应的控制端口连接，第一显示屏3的读取端口RDB和第二显示屏4的读取端口RDB连接后与第一显示屏3的电源端口VDD连接，第一显示屏3的数据控制端口RS和第二显示屏4的数据控制端口RS连接后与处理器1的对应的控制端口连接，第一显示屏3的写入端口WRB和第二显示屏4的写入端口WRB连接后与处理器1的对应控制端口连接，第一显示屏3的复位端口RSTE和第二显示屏4的复位端口RSTE连接后与处理器1的对应控制端口连接。
具体而言，如图2和图3所示，第一显示屏3的片选端口CS与处理器1的控制端口PARTA5连接，第一显示屏3的数据控制端口RS与处理器1的控制端口PARTB3连接，第一显示屏3的同步端口TE与处理器1的控制端口PARTA3连接，第二显示屏4的片选端口CS与处理器1的控制端口PARTA4连接，第二显示屏4的数据控制端口RS与处理器1的控制端口PARTB3连接，第二显示屏4的同步端口TE与处理器1的控制端口PARTA2连接。
同时，第一显示屏3的复位端口RSTE和第二显示屏4的复位端口RSTE连接后与处理器1的控制端口RSTINB连接，第一显示屏3的写入端口WRB和第二显示屏4的写入端口WRB连接后与处理器1的对应控制端口PARTB2连接，第一显示屏3和第二显示屏4的数据端口(DB0-DB7)连接后，与处理器1的数据端口(PARTC0-PARTC7)连接。
如图3所示，第一显示屏3和第二显示屏4还包括背光控制端口LCD-LED和背光端口LEDK，第一显示屏3的背光端口LEDK和第二显示屏4的背光端口LEDK连接后通过第一电阻R1与一三极管Q2的集电极连接，三极管Q2的基极通过第二电阻R3与背光控制端口LCD-LED连接，三极管Q2的发射机接地。
本实用新型实施例中，SPI存储器2可以是通过SPI口对存储器进行读写的存储器，SPI存储器无需总线上设置专用总线接口，通过SPI接口连接即可。
SPI总线系统是一种同步串行外设接口，它可以使处理器与各种外围设备以串行方式进行通信以交换信息。SPI总线可直接与各个厂家生产的多种标准外围器件相连，包括FLASHRAM、网络控制器、LCD显示驱动器、A/D转换器和MCU等。如图4所示，本实用新型实施例的SPI存储器2包括：时钟端口CLK、输入端口DI、输出端口DO和片选端口CS。
其中，输入端口DI为：主器件数据输出，从器件数据输入；
输出端口DO为：主器件数据输入，从器件数据输出；
时钟端口CLK为：时钟信号，由主器件产生，最大为fCLK/2，从模式频率最大为fCPU/2；
片选端口CS为：从器件使能信号，由主器件控制。
在点对点的通信中，SPI接口不需要进行寻址操作，且为全双工通信，显得简单高效。
如图4所示，在本实用新型实施例中，SPI存储器2还包括写保护端口WP，写保护输入端口WP在低电平时有效，因此写保护输入端口WP与SPI存储器2的电源端口VDD连接，以保证写保护输入端口WP处于高电平，即不进行写保护。
优选地，SPI存储器2为GD25Q32CSIGR型。
在本实用新型实施例中，SPI存储器2与处理器1连接，具体而言，输入端口DI与处理器1的控制端口PARTB0连接，输出端口DO与处理器1的控制端口PARTB1连接，SPI存储器2的片选端口CS与处理器1的控制端口PARTA0连接，时钟端口CLK与处理器1的控制端口PARTA1连接。
本实用新型实施例中，处理器1从外部通信端口5接收到原始显示数据后，先将原始显示数据存储到SPI存储器2中，同时处理器1通过其控制端口PARTA3发送同步信号至第一显示屏3的同步端口TE，通过其控制端口PARTA2发送同步信号至第二显示屏4的同步端口TE，处理器1从其控制端口PARTA3和控制端口PARTA2接收到第一显示屏3和第二显示屏4的同步反馈信号后进行比较后，对第一显示屏3和第二显示屏4进行同步，然后从SPI存储器2中读取显示驱动和原始显示数据，转换为目标显示数据，同时处理器1通过其控制端口PARTA4和控制端口PARTA5发送片选信号至第一显示屏3的片选端口CS和第二显示屏4的片选端口CS，以选择第一显示屏3和/或第二显示屏4显示目标显示数据，并通过其数据端口(PARTC0-PARTC7)将目标显示数据发送至第一显示屏3和第二显示屏4的数据端口(DB0-DB7)。
处理器1在与SPI存储器2交互的过程中，通过其控制端口PARTA1发送时钟信号至SPI存储器2的时钟端口CLK，以在时钟信号的上升沿读取原始显示数据，在时钟信号的下降沿将原始显示数据写入SPI存储器。第一显示屏3和第二显示屏4可以显示相同的内容，也可以显示不同的内容，具体而言可以通过处理器1发送的片选信号选择第一显示屏3和第二显示屏4中的一个或者两个显示目标显示数据，未被选择的显示屏则不显示或者不刷新。第一显示屏3和第二显示屏4显示相同的内容时，通过同步端口TE进行两个显示屏的同步，使得第一显示屏3和第二显示屏4同步刷新每帧画面，每帧画面不被撕裂地显示在第一显示屏3和第二显示屏4上。
本实用新型实施例，处理器从外部通信端口接收原始显示数据后，将原始显示数据存储在SPI存储器中，然后从SPI存储器中读取原始显示数据和显示驱动，将原始显示数据转换为目标显示数据通过数据端口发送至第一显示屏和第二显示屏，并通过控制端口中的片选端口和同步端口控制第一显示屏和第二显示屏的显示，实现了一个处理器控制两个显示屏进行显示，并且显示驱动存储于SPI存储器中，节省了两个驱动芯片，简化了电路，节省了器件成本。
本实用新型实施例提供了一种电子设备，所述电子设备包括本实用新型实施例提供的任一项所述的双屏显示电路。
优选地，所述电子设备可以是智能穿戴设备和智能家居中的一种。
尽管已描述了本实用新型实施例的优选实施例，但本领域内的技术人员一旦得知了基本创造性概念，则可对这些实施例做出另外的变更和修改。所以，所附权利要求意欲解释为包括优选实施例以及落入本实用新型实施例范围的所有变更和修改。
最后，还需要说明的是，在本文中，术语“包括”、“包含”或者其任何其他变体意在涵盖非排他性的包含，从而使得包括一系列要素的过程、方法、物品或者终端设备不仅包括那些要素，而且还包括没有明确列出的其他要素，或者是还包括为这种过程、方法、物品或者终端设备所固有的要素。在没有更多限制的情况下，由语句“包括一个……”限定的要素，并不排除在包括所述要素的过程、方法、物品或者终端设备中还存在另外的相同要素。
以上所述，仅为本实用新型的具体实施方式，但本实用新型的保护范围并不局限于此，任何熟悉本技术领域的技术人员在本实用新型揭露的技术范围内，可轻易想到变化或替换，都应涵盖在本实用新型的保护范围之内。因此，本实用新型的保护范围应以权利要求的保护范围为准。