本发明属于计算-电数字数据处理技术，涉及一种ARINC659总线底板架构。
背景技术：
在采用ARINC659总线作为模块间通讯总线的系统中，每个模块分别承担着系统分配的任务，并且将任务处理结果通过ARINC659总线传递给其他节点，该过程中需要底板连接，因此，在每个模块中都会存在ARINC659总线节点与底板进行连接。
在底板架构设计时，为了确保ARINC659总线传输准确性，必须保证BTL电平的信号完整性。
技术实现要素：
本发明的目的是：提供一种ARINC659总线底板架构，具有高可靠性。
本发明的技术方案是：一种ARINC659总线底板架构，包括ARINC659总线收发器和端接器；
ARINC659总线收发器位于底板上，ARINC659总线收发器通过总线与底板连接，底板上带有端接器，底板与端接器通过总线连接；ARINC659总线模块节点之间通过底板相互连接。
每条总线有三条信号线：D0、D1以及CK。
本发明的技术效果是：本发明的ARINC659总线底板架构通过优化有效提高了系统效率，并能满足ARINC659总线高可靠性、强容错能力、传输确定性等的要求，而且底板架构符合ARINC659总线规范要求。
附图说明
图1为本发明ARINC659总线节点架构示意图。
图2为本发明ARINC659总线系统中底板信号通路示意图。
具体实施方式
下面结合附图和实施例对本发明做进一步说明：
一种ARINC659总线底板架构，包括ARINC659总线收发器和端接器；
ARINC659总线收发器位于底板上，ARINC659总线收发器通过总线与底板连接，底板上带有端接器，底板与端接器通过总线连接；ARINC659总线模块节点之间通过底板相互连接。
如图1所示，每条总线有三条信号线：D0、D1以及CK。
为了保证BTL电平的信号质量，任意节点的收发器输出端到该输出端对应的2个端接电阻任意节点的直流阻抗小于1Ω。
ARINC659总线系统中底板信号通路(包含一般的底板连接器及过孔，不包含模块)的特征阻抗(Z0)设计为67Ω。
ARINC659总线系统中底板信号延迟为5ns。
总线的每一端都通过一个阻值与总线负载阻抗±5％相等的电阻上拉到2.1V±0.1V。如图2所示。所有的总线线路的上拉都由独立的电源提供电压，从而限制了单一电源失效影响整个总线的可能性。AxVt、AyVt、BxVt以及ByVt不能被直接或间接的连接到一起。端接器使用的电阻必须按总线独立封装以便隔离总线(在底板的每一端有4个独立封装的电阻)。
进行底板架构设计时，将ARINC659总线收发器置于底板上，可以有效避免BTL电平信号通过多级连接器所带来的信号完整性较差问题，提高节点电路的可靠性，而且减少了ARINC659总线节点体积，降低了ARINC659总线节点设计复杂度，有利于节点电路的小型化、低功耗和高可靠性。