优先权要求
本申请要求于2013年12月16日提交的题为“powersavingtechniquesincomputingdevices(计算设备中的功率节省技术)”的美国临时专利申请s/n.61/916,498的优先权，该临时专利申请通过引用全部纳入于此。
本申请还要求于2014年6月30日提交的题为“powersavingtechniquesincomputingdevices(计算设备中的功率节省技术)”的美国临时专利申请s/n.62/019,073的优先权，该临时专利申请通过引用全部纳入于此。
本申请还要求于2014年12月12日提交的题为“powersavingtechniquesincomputingdevices(计算设备中的功率节省技术)”的美国专利申请s/n.14/568,694的优先权，该专利申请通过引用全部纳入于此。
本公开的技术一般涉及计算设备中的功率节省技术。
背景技术：
计算设备在现代社会是常见的。范围从小型、移动计算设备(诸如智能电话或平板设备)到具有众多刀片和存储器组的大型服务器场，预期这些设备跨大量网络进行通信同时提供各种其他基础功能。虽然台式设备和服务器一般不受功耗问题的影响，但移动设备不断地努力寻找可用功能与电池寿命之间的恰当平衡。即，随着更多功能被提供，功耗会增加，并且电池寿命缩短。服务器在被组装在大型服务器场中时可能同样具有功耗问题。
与功耗问题并发的，网络通信的改进具有提高的数据率。例如，铜线已被更高带宽的光纤电缆替代，并且蜂窝网络已从较早的高级移动电话系统(amps)和全球移动通信系统(gsm)协议演进到能够支持高得多的数据率的4g和长期演进(lte)协议。随着数据率的增加，能够在计算设备内处理这些增加的数据率的需要也已增加。由此，较早的移动计算设备可能已具有根据高速芯片间(hsic)标准、通用串行总线(usb)标准(具体是usb2.0)、或通用异步接收机/发射机(uart)标准形成的内部总线。然而，这些总线不支持当前数据率。
响应于对更快内部总线的需要，快速外围组件互连(pcie)标准以及后一代usb(例如，usb3.0及后续版本)已被采纳用于一些移动计算设备。然而，虽然pcie和usb3.0能处置当前被使用的高数据率，但使用此类总线导致过度功耗并因缩短再充电事件之间的时间而负面地影响电池寿命。
技术实现要素：
详细描述中公开的诸方面包括计算设备中的功率节省技术。具体而言，随着计算设备中的调制解调器处理器接收数据，该数据被保持直至调制解调器定时器期满。该数据随后在快速外围组件互连(pcie)互连通性总线上被传递给该计算设备中的应用处理器。一旦接收到来自该调制解调器处理器的数据，该应用处理器就在该pcie互连通性总线上向该调制解调器处理器发送由该应用处理器保持的数据。该应用处理器还具有上行链路定时器。如果在该上行链路定时器期满之前未从该调制解调器处理器接收到数据，则该应用处理器在该上行链路定时器期满时向该调制解调器处理器发送所收集的任何数据。然而，如果从该调制解调器处理器接收到数据，则该上行链路定时器被重置。通过以此方式在源处理器处保持或累积数据，减少了pcie总线上的低功率状态与活跃状态之间的不必要转换，于是节省了功率。
在替换方面，不是(在上行链路定时器期满或未期满的情况下)基于下行链路定时器的期满来发起数据传输，而是可仅基于上行链路累积定时器的期满来发起累积数据传输。上行链路累积定时器可在与互连通性总线相关联的的主机或设备内。
在另一替换方面，数据传输的发起可基于达到字节累积限制计数器的预定义阈值。该字节累积限制计数器相对于其他计数器不是互斥的，并且可作为其他累积定时器之一的超驰机制来操作。此类超驰的使用可能在其中将超过缓冲器空间和/或总线带宽的突然数据突发到达的情景中是有用的。同样，取代字节计数器，可使用分组大小计数器或“分组总数”计数器以覆盖其中众多分组或者特别大的分组由该网络递送的情景。
在本公开的进一步方面，这些定时器可被其他因素或参数超驰。以上用字节累积限制计数器和分组总数计数器提到了这种超驰，其使数据传输独立于这些定时器。其他参数也可超驰这些定时器，诸如低等待时间话务(例如，控制消息)的存在、使上行链路和下行链路数据传输同步、或低等待时间服务质量要求。当此类话务存在时，可使用中断或其他命令来在定时器期满之前发起数据传输。再其他因素可超驰这些定时器，诸如设备或主机不处于自动轮询模式中的指示。
就此而言，在一个方面，公开了一种移动终端。该移动终端包括调制解调器定时器。该移动终端还包括调制解调器处理器。该调制解调器处理器被配置成保持调制解调器处理器至应用处理器数据直至该调制解调器定时器期满。该移动终端还包括应用处理器。该移动终端还包括互连通性总线，其将该应用处理器通信地耦合至该调制解调器处理器。该应用处理器被配置成保持应用处理器至调制解调器处理器数据直至通过该互连通性总线接收到来自该调制解调器处理器的该调制解调器处理器至应用处理器数据，此后该应用处理器至调制解调器处理器数据通过该互连通性总线被发送给该调制解调器处理器。
在另一方面，公开了一种控制计算设备中的功耗的方法。该方法包括保持由调制解调器处理器从远程网络接收的数据直至下行链路定时器期满。该方法还包括在互连通性总线上向应用处理器传递由该调制解调器处理器接收的数据。该方法还包括保持由与该应用处理器相关联的应用生成的应用数据直至接收到来自该调制解调器处理器的数据或上行链路定时器期满，以先发生的为准。
在另一方面，公开了一种移动终端。该移动终端包括调制解调器处理器。该移动终端还包括应用定时器。该移动终端还包括应用处理器。该应用处理器被配置成保持应用处理器至调制解调器处理器数据直至该应用定时器期满。该移动终端还包括互连通性总线，其将该应用处理器通信地耦合至该调制解调器处理器。该调制解调器处理器被配置成保持调制解调器处理器至应用处理器数据直至通过该互连通性总线接收到来自该应用处理器的该应用处理器至调制解调器处理器数据，此后该调制解调器处理器至应用处理器数据通过该互连通性总线被发送给该应用处理器。
在另一方面，公开了一种移动终端。该移动终端包括调制解调器字节累积限制计数器。该移动终端还包括调制解调器处理器。该调制解调器处理器被配置成保持调制解调器处理器至应用处理器数据直至该调制解调器字节累积限制计数器已达到预定义字节阈值。该移动终端还包括应用处理器。该移动终端还包括互连通性总线，其将该应用处理器通信地耦合至该调制解调器处理器。该应用处理器被配置成保持应用处理器至调制解调器处理器数据直至通过该互连通性总线接收到来自该调制解调器处理器的该调制解调器处理器至应用处理器数据，此后该应用处理器至调制解调器处理器数据通过该互连通性总线被发送给该调制解调器处理器。
关于另一方面，公开了一种移动终端。该移动终端包括调制解调器分组计数器。该移动终端还包括调制解调器处理器。该调制解调器处理器被配置成保持调制解调器处理器至应用处理器数据直至该调制解调器分组计数器已达到预定义分组阈值。该移动终端还包括应用处理器。该移动终端还包括互连通性总线，其将该应用处理器通信地耦合至该调制解调器处理器。该应用处理器被配置成保持应用处理器至调制解调器处理器数据直至通过该互连通性总线接收到来自该调制解调器处理器的该调制解调器处理器至应用处理器数据，此后该应用处理器至调制解调器处理器数据通过该互连通性总线被发送给该调制解调器处理器。
在另一方面，公开了一种移动终端。该移动终端包括调制解调器处理器。该移动终端还包括应用字节计数器。该移动终端还包括应用处理器。该应用处理器被配置成保持应用处理器至调制解调器处理器数据直至该应用字节计数器已达到预定义字节阈值。该移动终端还包括互连通性总线，其将该应用处理器通信地耦合至该调制解调器处理器。该调制解调器处理器被配置成保持调制解调器处理器至应用处理器数据直至通过该互连通性总线接收到来自该应用处理器的该应用处理器至调制解调器处理器数据，此后该调制解调器处理器至应用处理器数据通过该互连通性总线被发送给该应用处理器。
在另一方面，公开了一种移动终端。该移动终端包括调制解调器处理器和应用分组计数器。该移动终端还包括应用处理器。该应用处理器被配置成保持应用处理器至调制解调器处理器数据直至该应用分组计数器已达到预定义分组阈值。该移动终端包括互连通性总线，其将该应用处理器通信地耦合至该调制解调器处理器。该调制解调器处理器被配置成保持该调制解调器处理器至应用处理器数据直至通过该互连通性总线接收到来自该应用处理器的该应用处理器至调制解调器处理器数据，此后该调制解调器处理器至应用处理器数据通过该互连通性总线被发送给该应用处理器。
关于另一方面，公开了一种方法。该方法包括启动应用处理器处的应用定时器。该方法还包括在该应用处理器处累积数据直至该应用定时器期满。该方法包括跨互连通性总线从该应用处理器向调制解调器处理器发送所累积的数据。该方法进一步包括在该调制解调器处理器处保持调制解调器处理器数据直至接收到来自该应用处理器的所累积的数据。
在另一方面，公开了一种移动终端。该移动终端包括调制解调器定时器。该移动终端还包括调制解调器处理器。该调制解调器处理器被配置成保持调制解调器处理器至应用处理器数据直至该调制解调器定时器期满。该移动终端还包括应用处理器。该移动终端还包括互连通性总线，其将该应用处理器通信地耦合至该调制解调器处理器。该应用处理器被配置成保持应用处理器至调制解调器处理器数据直至该调制解调器处理器在传送该调制解调器处理器至应用处理器数据之后从该应用处理器拉取数据。
附图说明
图1a是与远程网络操作的移动计算设备的简化视图；
图1b是与远程网络操作的移动终端的简化视图；
图1c是其中解说了互连通性总线的图1b的移动终端的展开框图；
图2是图1b的移动终端的框图；
图3是常规计算设备中的示例性时间对链路功率图表；
图4是用于在图1b的移动终端中达成功率节省的示例性过程的流程图；
图5是使用图4的过程的移动计算设备中的示例性时间对链路功率图表；
图6是用于在移动计算设备中达成功率节省的另一示例性过程的流程图；
图7是使用图6的过程的移动计算设备中的示例性时间对链路功率图表；
图8是使用字节计数器来控制数据累积的示例性过程的流程图；
图9是使用分组计数器来控制数据累积的示例性过程的流程图；
图10是其中从下行链路优先视角解说超驰的合并累积过程的流程图；
图11是图10的流程图的继续；以及
图12是其中从上行链路优先视角解说超驰的合并累积过程的简化流程图。
具体实施方式
现在参照附图，描述了本公开的若干示例性方面。措辞“示例性”在本文中用于表示“用作示例、实例或解说”。本文中描述为“示例性”的任何方面不必被解释为优于或胜过其他方面。
详细描述中公开的诸方面包括计算设备中的功率节省技术。具体而言，随着计算设备中的调制解调器处理器接收数据，该数据被保持直至调制解调器定时器期满。该数据随后在快速外围组件互连(pcie)互连通性总线上被传递给该计算设备中的应用处理器。一旦接收到来自该调制解调器处理器的数据，该应用处理器就在该pcie互连通性总线上向该调制解调器处理器发送由该应用处理器保持的数据。该应用处理器还具有上行链路定时器。如果在该上行链路定时器期满之前未从该调制解调器处理器接收到数据，则该应用处理器在该上行链路定时器期满时向该调制解调器处理器发送所收集的任何数据。然而，如果从该调制解调器处理器接收到数据，则该上行链路定时器被重置。通过以此方式在源处理器处保持或累积数据，减少了pcie总线上的低功率状态与活跃状态之间的不必要转换，于是节省了功率。
在替换方面，不是(在上行链路定时器期满或未期满的情况下)基于下行链路定时器的期满来发起数据传输，而是可仅基于上行链路累积定时器的期满来发起累积数据传输。上行链路累积定时器可在与互连通性总线相关联的的主机或设备内。
在另一替换方面，数据传输的发起可基于达到字节累积限制计数器的预定义阈值。该字节累积限制计数器相对于其他计数器不是互斥的，并且可作为其他累积定时器之一的超驰机制来操作。此类超驰的使用可能在其中将超过缓冲器空间和/或总线带宽的突然数据突发到达的情景中是有用的。同样，取代字节计数器，可使用分组大小计数器或“分组总数”计数器以覆盖其中众多分组或者特别是大分组由该网络递送的情景。
在本公开的进一步方面，这些定时器可被其他因素或参数超驰。以上用字节累积限制计数器和分组总数计数器提到了这种超驰，其使数据传输独立于这些定时器。其他参数也可超驰这些定时器，诸如低等待时间话务(例如，控制消息)的存在、使上行链路和下行链路数据传输同步、或低等待时间服务质量要求。当此类话务存在时，可使用中断或其他命令来在定时器期满之前发起数据传输。再其他因素可超驰这些定时器，诸如设备或主机不处于自动轮询模式中的指示。
虽然构想了本公开的功率节省技术被用于移动终端(诸如智能电话或平板设备)中，但本公开不限于此。相应地，图1a和1b解说了可实现本公开的功率节省技术的示例性方面的经由调制解调器耦合至远程网络的计算设备。就这一点而言，图1a解说了耦合至网络12的计算设备10，该网络12在一示例性方面是因特网。计算设备10可包括其中具有中央处理单元(cpu)(未示出)的外壳14。用户可通过从输入/输出元件(诸如监视器16(有时被称为显示器)、键盘18、和/或鼠标20)形成的用户接口与计算设备10交互。在一些方面，监视器16可被纳入到外壳14中。虽然键盘18和鼠标20是所解说的输入设备，但监视器16可以是触摸屏显示器，其可补充或替代键盘18和鼠标20作为输入设备。其他输入/输出设备也可能存在，这在结合台式或膝上型计算设备的情况下是很好理解的。虽然未在图1a中解说，但外壳14中还可包括调制解调器。该调制解调器可被置于网络接口卡(nic)上，这是很好理解的。同样，路由器和/或附加调制解调器可在外壳14外部。例如，计算设备10可通过路由器和电缆调制解调器耦合至网络12，这是很好理解的。然而，即使在此类外部路由器和调制解调器存在的情况下，计算设备10仍然很可能具有内部调制解调器以实现与此类外部路由器和调制解调器的通信。
除了计算设备10之外，本公开的示例性方面还可在移动终端上实现，其为如本文中所使用的术语计算设备的一种形式。就这一点而言，在图1b中解说了移动终端22的示例性方面。移动终端22可以是智能电话，诸如samsunggalaxytm或apple
为了实现诸如流送视频之类的功能，数据从远程天线24到达移动终端22的天线30，如图1c中所解说的。这些数据最初在移动终端22的移动设备调制解调器(mdm)32处被处理，并且由互连通性总线36传递给应用处理器34。在本上下文中，应用处理器34可以是主机，并且mdm32可以是设备，如在pcie标准中使用的那些术语一样。虽然示例性方面构想了在pcie兼容互连通性总线36上操作，但互连通性总线36可遵循高速互连(hsic)、通用异步接收机/发射机(uart)、通用串行总线(usb)、或类似协议是可能的。
参照图2提供了对移动终端22的各组件的更详细描绘。就这一点而言，解说了图1b的移动终端22的一些元件的框图。移动终端22可包括接收机路径38、发射机路径40、天线30(以上参照图1c所提及的)、开关42、调制解调器处理器44、以及应用处理器34(以上同样参照图1c所介绍的)。可任选地，分开的控制系统(未示出)也可与cpu一起存在，这是很好理解的。应用处理器34和调制解调器处理器44由互连通性总线36连接。应用处理器34和/或控制系统(若存在)可与用户接口46和存储器48互操作，存储器48中存储有软件50。
接收机路径38接收来自由基站(例如，图1b的bs26)提供的一个或多个远程发射机的信息承载射频(rf)信号。低噪声放大器(未示出)放大该信号。滤波器(未示出)使所接收到的信号中的宽带干扰最小化。下变频和数字化电路系统(未示出)将经滤波的收到信号下变频成中频或基频信号。基频信号随后被数字化成一个或多个数字流。接收机路径38通常使用由频率合成器生成的一个或多个混频频率。调制解调器处理器44可包括基带处理器(bbp)(未示出)，该基带处理器处理经数字化的收到信号以提取该信号中传达的信息或数据比特。如此，bbp通常按需或按期望实现在调制解调器处理器44内的一个或多个数字信号处理器(dsp)中或实现为分开的集成电路(ic)。
继续参照图2，在传送侧，调制解调器处理器44从应用处理器34接收可表示语音、数据、或控制信息的数字化数据，该调制解调器处理器44编码这些数字化数据以供传输。经编码的数据被输出至发射机路径40，在此其由调制器(未示出)用来以期望的传送频率调制载波信号。rf功率放大器(未示出)将经调制的载波信号放大成适于传输的电平，并且通过开关42向天线30递送经放大且经调制的载波信号。调制解调器处理器44、接收机路径38、和发射机路径40一起形成图1c的mdm32(有时也被称为无线调制解调器)。虽然mdm32是关于与蜂窝信号相关联的rf信号具体描述的，但是本公开不限于此。例如，使用其他无线协议的无线调制解调器也可从包括本公开的诸方面获益。由此，根据诸如
继续参照图2，用户可经由用户接口46(诸如话筒、扬声器、键盘、和显示器)与移动终端22交互。编码在所接收到的信号中的音频信息由bbp恢复，并且被转换成适于驱动扬声器的模拟信号。键盘和显示器使用户能够与移动终端22交互。例如，键盘和显示器可使用户能够输入要拨打的号码、访问地址簿信息或类似信息、以及监视呼叫进度信息。如上文所提到的，存储器48中可具有可实现本公开的示例性方面的软件50。
在具有pcie互连通性总线(即，互连通性总线36)的常规移动终端中，pcie标准允许互连通性总线36被置于睡眠模式中。虽然将互连通性总线36置于睡眠模式中一般会节省功率，但是此类睡眠模式的缺陷在于它们在转移出睡眠模式时消耗相对大量的功率。该功耗由于pcie互连通性总线36的异步本质而被加剧。即，第一数据可到达调制解调器处理器44以供在不同于第二数据已准备好从应用处理器34传递至调制解调器处理器44的时间传输至应用处理器34。这个问题不是pcie互连通性总线36特有的。
图3解说了突出显示下行链路数据54可如何在给定时隙58内具有不同于上行链路数据56的传输时间的时间对链路功率图表52。具体而言，互连通性总线36(图2)开始于睡眠或低功率模式并通过转变60向上转换到活跃功率模式，从而下行链路数据54可被传送给应用处理器34。然而，下行链路数据54可不占据整个时隙58，并且互连通性总线36可返回到低功率状态。然而，随后，但仍在同一时隙58内，来自应用处理器34的上行链路数据56被发送给调制解调器处理器44。相应地，互连通性总线36通过第二转变62再次从低功率状态转换到活跃功率状态。在一示例性方面，时隙58约为1毫秒长。由此，如果在每个时隙58发生从低功率到活跃功率的两次转变(即，60、62)，则每秒发生数千次转变60、62。数千次转变60、62消耗大量功率，并且减少移动终端22的电池寿命。
本公开的示例性方面通过同步来自调制解调器处理器44和应用处理器34的分组传输来减少从低功率到活跃功率的转变(即，60、62)数目，这进而允许链路更高效地维持在低功率模式中，因为该链路上的通信被合并以消除第二功率状态转变。在一示例性方面，来自调制解调器处理器44的数据(即，调制解调器数据)首先传送，并且来自应用处理器34的数据(即，应用数据)在这些调制解调器数据到达之后且在互连通性总线36可返回到低功率状态之前被发送。该同步通过使用调制解调器处理器44和应用处理器34处的定时器来进行。这些定时器可长于互连通性总线36的时隙58。
在第一示例性方面，应用处理器34上的定时器长于调制解调器处理器44上的定时器。累积可在每逻辑信道的基础上进行。定时器可以是可由应用处理器34使用适于互连通性总线36的机制来配置的。例如，在使用基于pcie的调制解调器主机接口(mhi)的融合设备上，为每个传入mhi信道维持定时器，并且这些定时器所使用的时间值应经由mhi命令消息或经由基址寄存器(bar)暴露的经pcie存储器映射的输入/输出(mmio)设备配置寄存器来配置。bar是pcie标准定义的机制，主机藉以将设备的寄存器映射到其虚拟地址映射。对于关于mhi的更多信息，感兴趣的读者可参考于2013年1月24日提交的美国专利申请s/n.14/163,846，该专利申请的全部内容通过援引纳入于此。在其他示例性方面，调制解调器处理器44上的定时器长于应用处理器34上的定时器。在再其他示例性方面，可使用计数器来替代定时器。这些计数器可以是比特计数器、分组计数器、分组大小计数器、或类似计数器。在其他示例性方面，此类替换计数器的使用可与这些定时器相组合。在再其他示例性方面，其他超驰准则可允许数据在定时器或计数器期满之前被发送以减少等待时间和/或满足服务质量要求。本公开逐步遍历这些方面中的每个方面，从其中有两个定时器且应用处理器34具有比调制解调器处理器44的定时器更长的定时器的境况开始。
就这一点而言，图4解说了示例性功率节省过程70。过程70开始于互连通性总线36处于低功率状态中(框72)。启动调制解调器定时器和应用定时器(框74)。根据需要，这些定时器可以是存储在调制解调器处理器44和应用处理器34中的软件或者可以是物理元件。应用处理器34生成数据，并且调制解调器处理器44从网络12接收数据。当这些定时器在运行时，应用数据被保持在应用处理器34处(框76)，并且调制解调器数据被保持在调制解调器处理器44处(框78)。如上所述，在一示例性方面，互连通性总线36的时隙58是1毫秒。在此类方面，调制解调器定时器可约为2到6毫秒，并且应用定时器为3到7毫秒、或者至少长于该调制解调器定时器。调制解调器定时器期满(框80)。如果存在调制解调器数据，则调制解调器处理器44通过互连通性总线36将该调制解调器数据释放给应用处理器34(框82)。
用于数据传输的机制可由调制解调器处理器44(即，设备)发起和控制。例如，在使用基于pcie的mhi的融合设备上，调制解调器处理器44可轮询(读取)mhi信道上下文写指针以确定可传输下行链路分组的数据缓冲器。应用处理器34更新信道上下文数据结构的上下文写指针字段以指向数据传输描述符而不按响传入信道门铃。调制解调器处理器44可如下行链路话务所必需的那样轮询上下文写指针字段的更新。当调制解调器处理器44用完缓冲器(即，传输环为空，并且不存在用于传输下行链路数据的缓冲器)时，调制解调器处理器44可生成至应用处理器34的事件(例如，“缓冲器耗尽”)通知，继之以中断。一旦接收到来自调制解调器处理器44的事件通知，应用处理器34就应通过更新信道上下文写指针来提供数据缓冲器，并且应按响传入信道门铃。
在调制解调器数据到达应用处理器34之后，应用处理器34释放已保持在应用处理器34处的任何应用数据并重置应用定时器(框84)。注意，应用定时器可在调制解调器处理器44或应用处理器34上运行。作为替换方案，调制解调器处理器44可继续从应用处理器34拉取上行链路数据56直至其检测到没有进一步的下行链路数据54活动。即，调制解调器处理器44可在拉取上行链路数据56的同时穿插接收下行链路数据54。然而，如果在调制解调器定时器期满时在调制解调器处理器44处不存在调制解调器数据，则应用定时器继续(即，另一毫秒)(框86)。在应用定时器期满时，应用处理器34通过互连通性总线36向调制解调器处理器44发送所保持的任何数据(框88)。该过程通过重新开始来重复(框90)。
如上所述，在一示例性方面，上行链路定时器(即，应用定时器)被设计成长于下行链路定时器(即，调制解调器定时器)以在每当下行链路定时器期满时增加上行链路/下行链路同步。虽然保持数据达额外时隙增加了一些等待时间，但所增加的短暂时间量容易被应用处理器34吸收。同样，该等待时间被认为对于功率节省是可接受的。例如，通过使调制解调器定时器的周期为时隙58的周期的两倍，低功率到活跃功率转变的数目潜在地被减半。同样，通过使应用定时器的周期为时隙58的周期的六倍，能够“捎带”在由调制解调器数据导致的互连通性总线36的活跃功率状态上的机会增大，但仍足够频繁到仍将及时发送任何上行链路数据56，即使没有下行链路数据54来触发释放上行链路数据56。类似逻辑可被扩展到同步数据链路上来自多个处理器的话务。在一示例性方面，其他处理器可各自具有比下行链路定时器的定时器值更高(即，更长)的定时器值，并且这些处理器可交换它们的数据可用性信息，从而一个处理器上的话务可触发其他处理器上的数据传输(如果存在可供传输的数据)。
图5解说了其中在互连通性总线36(图2)的活跃时段102期间上行链路数据56在下行链路数据54之后的图表100。如所解说的，每时隙58仅存在一个从低功率到活跃功率的转变104。由此，通过将这些数据合并到单个活跃时段102中，可增加在低功率中所花的总时间，由此导致功率节省。另外，通过消除第二转变62减少了从低功率转换到活跃功率状态所花的功率。
虽然可构想上行链路数据56可在下行链路数据54之前被发送(即，应用定时器短于调制解调器定时器)，但这一般不被认为是最优的，因为通常存在比上行链路分组多得多的下行链路分组。如果使用这一方面，则应用处理器34可在发起至调制解调器处理器44的传输之前将上行链路数据缓冲在本地存储器中。这些累积的分组是经由上行链路累积定时器来控制的。如果存在多个信道，则可向每个信道独立地应用定时器。当应用处理器34无法使用或不具有上行链路定时器时，调制解调器处理器44可以能够实例化上行链路定时器，并且在该上行链路定时器期满时将轮询来自应用处理器34的数据。以下参照图6和7更详细地解释该示例性方面。
就这一点而言，图6解说了示例性功率节省过程110。过程110开始于互连通性总线36处于低功率状态中(框112)。启动调制解调器定时器和应用定时器(框114)。这些定时器根据需要可以是存储在调制解调器处理器44和应用处理器34中的软件或者可以是物理元件。应用处理器34生成数据，并且调制解调器处理器44从网络12接收数据。当这些定时器在运行时，应用数据被保持在应用处理器34处(框116)，并且调制解调器数据被保持在调制解调器处理器44处(框118)。如上所述，在一示例性方面，互连通性总线36的时隙58是1毫秒。在此类方面，应用定时器可约为2毫秒，并且调制解调器定时器为3毫秒、或者至少长于该应用定时器。应用定时器期满(框120)。如果存在应用数据，则应用处理器34通过互连通性总线36将该应用数据释放给调制解调器处理器44(框122)。
在应用数据到达调制解调器处理器44之后，调制解调器处理器44释放已保持在调制解调器处理器44处的任何调制解调器数据并重置调制解调器定时器(框124)。注意，应用定时器可在调制解调器处理器44或应用处理器34上运行。同样，调制解调器定时器可在调制解调器处理器44或应用处理器34上运行。
继续参照图6，如果在应用定时器期满时在应用处理器34处不存在应用数据，则调制解调器定时器继续(即，另一毫秒)(框126)。在调制解调器定时器期满时，调制解调器处理器44通过互连通性总线36向应用处理器34发送所保持的任何数据(框128)。该过程通过重新开始来重复(框130)。
如上所述，在该示例性方面，上行链路定时器(即，应用定时器)在一示例性方面被设计成短于下行链路定时器(即，调制解调器定时器)。虽然保持数据达额外时隙58增加了一些等待时间，但所增加的短暂时间量容易被应用处理器34吸收。同样，该等待时间被认为对于功率节省是可接受的。例如，通过使应用定时器的周期为时隙58的周期的两倍，低功率到活跃功率转变的数目被降低。同样，通过使调制解调器定时器的周期为时隙58的周期的六倍，能够“捎带”在由应用数据导致的互连通性总线36的活跃功率状态上的机会增大，但仍足够频繁到仍将及时发送任何下行链路数据54，即使没有上行链路数据56来触发释放下行链路数据54。类似逻辑可被扩展到同步数据链路上来自多个处理器的话务。在一示例性方面，其他处理器可各自具有比上行链路定时器的定时器值更高(即，更长)的定时器值，并且这些处理器可交换它们的数据可用性信息，从而一个处理器上的话务可触发其他处理器上的数据传输(在存在可供传输的数据)。
图7解说了其中在互连通性总线36的活跃时段142期间上行链路数据56在下行链路数据54之前的图表140。如所解说的，每时隙58仅存在一个从低功率到活跃功率的转变144。由此，通过将这些数据合并到单个活跃时段142中，可增加在低功率中所花的总时间，由此导致功率节省。另外，通过消除第二转变62减少了从低功率转换到活跃功率状态所花的功率。
在一示例性方面，调制解调器处理器44可超驰并从每个可配置参数(比如下行链路或上行链路累积定时器、字节阈值、分组数目阈值、分组大小阈值等)的所有经配置值或下行链路累积期满定时器值中(例如，从各个信道中)选取最小值作为有效下行链路累积定时器期满值。智能的调制解调器处理器44还可取决于下行链路话务模式而动态地超驰或改变下行链路累积定时器值，和/或可调整下行链路累积定时器以达成期望的数据服务质量(qos)和/或以控制话务。配置的改变也可由应用处理器44或系统中的任何其他处理器经由mhi控制或qmi信令(诸如，进程间信令)来触发/控制。
作为下行链路和上行链路定时器的补充或替代，字节累积限制计数器也可由调制解调器处理器44用于下行链路话务以及由应用处理器34用于上行链路话务。该方面可能在其中存在由网络或应用推送的突然数据突发的境况中是有利的。注意，该方面不是互斥的，并且可被实现为下行链路或上行链路定时器的超驰机制。例如，如果下行链路累积定时器被设为相对较高以节省功率，则突然数据突发可能超过调制解调器处理器44的缓冲器容量，或者如果被允许在调制解调器处理器44的存储器中累积，则该数据突发可能超过应用处理器34上的总线带宽分配。应用处理器34可基于其总线带宽预算、和/或为下行链路数据传输所保留的缓冲器大小来确定和配置最大字节累积限制。调制解调器处理器44还可基于下行链路缓冲器的大小、和/或互连链路数据吞吐量来选取内部字节累积限制。借助于字节累积限制计数器，调制解调器处理器44可在下行链路累积定时器期满之前在所缓冲数据大小超过该字节累积限制计数器的情况下发起至应用处理器34的下行链路数据传输。由于调制解调器处理器44和应用处理器34两者可具有对字节累积限制计数器的独立推荐，因此调制解调器处理器44可将这两个值中的最小值选择成有效字节累积限制。类似的参数可被维持在应用处理器34中以立即触发上行链路数据56传输(即，超驰上行链路累积定时器)。
作为字节累积限制定时器的替代或补充，可使用分组数目限制计数器。在一示例性方面，分组数目限制计数器可以具有类似的设计，并且可用来添加分组数目计数器限制而非字节限制以覆盖其中大量分组由网络或应用递送的情形。同样，此类分组限制计数器还可存在于应用处理器34或调制解调器处理器44中或与其相关联。注意，累积定时器(上行链路和/或下行链路累积定时器)和其他配置参数(比如累积分组数目阈值、累积字节阈值等)可以是lte、hspa、geran等的函数。
在又一示例性方面，调制解调器处理器44或应用处理器34可在如由调制解调器处理器44或应用处理器34所确定的有必要加快消息(例如控制消息(比如流控制)或高qos数据话务或低等待时间话务)传输的情形中禁用下行链路或上行链路累积。由累积引入的等待时间对于这些话务类而言可能是不可容忍的。
回到基于数据量的数据累积而非严格过程，图8和9解说了两个示例性方面。就这一点而言，图8解说了解说字节计数器过程的过程150。具体而言，过程150开始于互连通性总线36处于低功率状态中(框152)。过程150启动调制解调器字节计数器和应用字节计数器(框154)。数据被保持在应用处理器34处(框156)和调制解调器处理器44处(框158)。控制系统基于在调制解调器处理器44处已保持或累积的数据量来确定该调制解调器字节计数器是否已超过预定义阈值(框160)。
继续参照图8，如果对框160的回答为是，则从调制解调器处理器44向应用处理器34发送数据(框162)。在接收到来自调制解调器处理器44的数据之后，应用处理器34向调制解调器处理器44发送在应用处理器34处已累积的数据(若有)(框164)。在清除调制解调器处理器44和应用处理器34两者处所累积的数据后，该过程重新开始(框166)。
继续参照图8，如果对框160的回答为否，则控制系统确定应用字节计数器处的数据是否已超过预定义阈值(框168)。如果对框168的回答为否，则过程150返回到框156，并且数据继续被保持直至超过字节计数器阈值。然而，如果对框168的回答为是，则从应用处理器34向调制解调器处理器44发送数据(框170)。在接收到来自应用处理器34的数据之后，调制解调器处理器44向应用处理器34发送数据(若有)(框172)。在清除调制解调器处理器44和应用处理器34两者处所累积的数据后，过程150重新开始(框166)。
虽然字节计数器可能在管理等待时间方面是有效的，但另一示例性方面使用分组计数器。就这一点而言，图9解说了解说字节计数器过程的过程180。具体而言，过程180开始于互连通性总线36处于低功率状态中(框182)。过程180启动调制解调器分组计数器和应用分组计数器(框184)。数据被保持在应用处理器34处(框186)和调制解调器处理器44处(框188)。控制系统基于在调制解调器处理器44处已保持或累积的分组数目来确定调制解调器分组计数器是否已超过预定义阈值(框190)。
继续参照图9，如果对框190的回答为是，则从调制解调器处理器44向应用处理器34发送数据(框192)。在接收到来自调制解调器处理器44的分组之后，应用处理器34向调制解调器处理器44发送在应用处理器34处已累积的数据(若有)(框194)。在清除调制解调器处理器44和应用处理器34两者处所累积的分组后，过程180重新开始(框196)。
继续参照图9，如果对框190的回答为否，则控制系统确定应用分组计数器处的分组数目是否已超过预定义阈值(框198)。如果对框198的回答为否，则过程180返回到框186，并且数据继续被保持直至超过分组计数器阈值。然而，如果对框198的回答为是，则从应用处理器34向调制解调器处理器44发送数据(框200)。在接收到来自应用处理器34的分组之后，调制解调器处理器44向应用处理器34发送数据(若有)(框202)。在清除调制解调器处理器44和应用处理器34两者处所累积的分组后，过程180重新开始(框196)。
可使用类似过程，其中取代确定是否已累积特定数目的字节或分组，控制系统评估分组大小或该系统是否内存较低。同样，应领会，某些优先数据(例如，控制信号或需要低等待时间的其他数据)可与超驰本公开的定时器和/或计数器的标志或其他指示符相关联。
如上所述，应领会，本公开的诸方面不是互斥的，并且可被组合。这些组合是大量的，因为定时器可被用在应用处理器34处而字节计数器被用在调制解调器处理器44处(或反之)，调制解调器处理器44与定时器和字节计数器协作而应用处理器34仅具有定时器，等等。就这一点而言，提供了解说这些定时器和数据累积计数器可如何互操作的图10-12。即，图10和11解说了下行链路定时器(无论是在调制解调器处理器44还是在应用处理器34中)如何被用作数据传输的基础(例如，如在图4和5中所解说的)、可与数据累积计数器相组合、以及被高优先级数据超驰进一步修改。图12解说了其中与数据累积计数器相组合的上行链路定时器被用作数据传输的基础(例如，如在图6和7中所解说的)、被数据超驰修改的简化过程。
就这一点而言，图10和11解说了始于开始(框212)处的组合过程210。过程210继以下行链路(dl)数据(例如，分组)的到达(框214)。控制系统评估是否存在任何优先数据、控制消息、和/或需要低等待时间的其他数据(框216)。如果对框216的回答为否，则控制系统确定是否已跨越字节阈值(即，累积器中是否存在多于相当于阈值的字节)(框218)。如果对框218的回答为否，则控制系统确定是否已跨越分组数目阈值(即，累积器中是否存在多于相当于阈值的分组)(框220)。如果对框220的回答为否，则控制系统确定该系统是否内存较低(框222)。如果对框222的回答为否，则控制系统查明下行链路累积定时器是否在运行(框224)。如果对框224的回答为是，则下行链路数据继续累积且不在该链路上发起数据传输(框226)。
继续参照图10，然而，如果对框224的回答为是，则下行链路定时器已期满，或者如果来自框216、218、220、或222的任何超驰得到肯定回答，则过程210开始在该链路上从调制解调器处理器44(有时在附图中也被称为调制解调器(44))向应用处理器34(有时在附图中也被称为ap(34))传输所累积的数据(包括当前分组)。控制系统启动或重启下行链路累积定时器并将该下行链路累积定时器设置成在运行(框232)。控制系统确定调制解调器处理器44是否处于上行链路(ul)轮询模式中(框234)。如果对框234的回答为否，则不存在上行链路传输(框236)。然而，如果调制解调器处理器44正轮询上行链路设备，则控制系统可基于该轮询来确定是否存在来自应用处理器34的待决上行链路数据(框238)。如果存在待决数据(即，对框238的回答为是)，则应用处理器34开始至调制解调器处理器44的数据传输(框240)。一旦完成数据传输，或者如果在框238不存在数据，控制系统就重启上行链路累积定时器(框242)且过程210返回到开始212。
继续参照图10，在框226之后，控制系统确定下行链路定时器是否已期满(框244)。如果对框244的回答为否，则控制系统确定新分组是否已到达(框246)。如果对框246的回答为否，则过程210返回到框244。如果新分组已到达，则过程210返回到开始212。如果对框244的回答为是，则下行链路定时器已期满，控制系统知晓下行链路累积定时器已期满(框248)。在下行链路定时器期满时，控制系统确定是否存在所累积的任何待决下行链路数据(框250)。如果在框250存在数据，则在框230传输该数据。如果不存在数据，则下行链路累积定时器被设置成“不在运行”(框252)且过程210去往图11、元素c。应领会，框216、218、220、和222是可任选的。
参照图11，过程210可从框252继续。此时，上行链路累积定时器已期满(框254)。在自上行链路定时器被重启以来不存在下行链路数据的情况下，上行链路累积定时器将期满。控制系统确定是否存在来自应用处理器34的任何待决上行链路数据(框256)。如果对框256的回答为是，则应用处理器34开始该链路上从应用处理器34到调制解调器处理器44的数据传输(框258)。控制系统随后重启上行链路累积定时器(框260)。然而，如果对框256的回答为否，则不存在数据，控制系统向应用处理器34发送指示调制解调器处理器44正预期针对任何待决或下一分组提交的门铃/中断的事件(框262)。即，由于自先前轮询时间起尚无从应用处理器34到调制解调器处理器44的数据，那么调制解调器处理器44可进入针对上行链路数据的中断模式且调制解调器处理器44将预期应用处理器34每当在应用处理器34处存在待决的数据时就发送中断。控制系统随后在内部改变状态以反映同样的状态(框264)。
继续参照图11，调制解调器处理器44从应用处理器34接收指示传输环中的待决数据的中断或其他指示(框266)。控制系统随后重启上行链路累积定时器并改变状态以指示上行链路轮询模式(框268)。所有上行链路数据被处理(框270)且过程210重新开始。
在另一替换方面，可能存在其中应用处理器34的缓冲器可能已满且不存在用于来自调制解调器处理器44的数据的空间的境况。在此类事件中，应用处理器34可因此通知调制解调器处理器44，并且调制解调器处理器44可向应用处理器34发送事件以在存在空缓冲器时向调制解调器处理器44提供中断信号。
图12与图10和11的类似之处在于其解说了超驰和数据计数器可如何与累积定时器结合使用，但图12的过程280假定上行链路定时器短于下行链路定时器(例如，类似于图6和7中解说的方面)。过程280始于开始(框282)。过程280继以上行链路(ul)数据(例如，分组)的到达(框284)。控制系统评估是否存在任何优先数据、控制消息、和/或需要低等待时间的其他数据(框286)。如果对框286的回答为否，则控制系统确定是否已跨越字节阈值(即，累积器中是否存在多于相当于阈值的字节)(框288)。如果对框288的回答为否，则控制系统确定是否已跨越分组数目阈值(即，累积器中是否存在多于相当于阈值的分组)(框290)。如果对框290的回答为否，则控制系统确定该系统是否内存较低(框292)。如果对框292的回答为否，则控制系统查明该设备是否处于上行链路轮询模式中(框294)。如果对框294的回答为是，则该设备处于轮询模式中，那么应用处理器34用该设备可拉取的上行链路数据分组信息来更新内部数据结构/上下文阵列并相应地更新写指针(框296)。
继续参照图12，然而，如果对框294的回答为否，则该设备不处于上行链路轮询模式中，或者如果来自框286、288、290、或292的任何超驰得到肯定回答，则应用处理器34用该设备可拉取的上行链路数据分组信息来更新内部数据结构/上下文阵列并相应地更新写指针(框298)。应用处理器34随后按响门铃或以其他方式中断该设备以指示上行链路数据的可用性(框300)。应用处理器34随后将设备状态设置成轮询状态(不是门铃/事件/中断模式)(框302)，并且该过程重复。
应领会，可在这两个定时器皆在应用处理器34或调制解调器处理器44中或者在各自相应的处理器34、44之间被拆分的情况下执行类似过程。同样，一旦定时器已期满，就可基于轮询、设置门铃寄存器、或其他技术跨互连通性总线36拉取或推送数据。
本领域技术人员将进一步领会，结合本文所公开的诸方面描述的各种解说性逻辑块、模块、电路和算法可被实现为电子硬件、存储在存储器中或另一计算机可读介质中并由处理器或其它处理设备执行的指令、或这两者的组合。作为示例，本文中描述的设备可用在任何电路、硬件组件、ic、或ic芯片中。本文所公开的存储器可以是任何类型和大小的存储器，且可被配置成存储所需的任何类型的信息。为清楚地解说这种可互换性，以上已经以其功能性的形式一般地描述了各种解说性组件、框、模块、电路和步骤。此类功能性如何被实现取决于具体应用、设计选择和/或加诸于整体系统上的设计约束。技术人员可针对每种特定应用以不同方式来实现所描述的功能性，但此类实现决策不应被解读为致使脱离本发明的范围。
结合本文中公开的诸方面描述的各种解说性逻辑块、模块、以及电路可用设计成执行本文中描述的功能的处理器、数字信号处理器(dsp)、专用集成电路(asic)、现场可编程门阵列(fpga)或其他可编程逻辑器件、分立的门或晶体管逻辑、分立的硬件组件、或其任何组合来实现或执行。处理器可以是微处理器，但在替代方案中，处理器可以是任何常规处理器、控制器、微控制器或状态机。处理器还可以被实现为计算设备的组合，例如dsp与微处理器的组合、多个微处理器、与dsp核心协同的一个或多个微处理器、或任何其它此类配置。
本文所公开的各方面可被体现为硬件和存储在硬件中的指令，并且可驻留在例如随机存取存储器(ram)、闪存、只读存储器(rom)、电可编程rom(eprom)、电可擦可编程rom(eeprom)、寄存器、硬盘、可移动盘、cd-rom、或本领域中所知的任何其它形式的计算机可读介质中。示例性存储介质被耦合到处理器，以使得处理器能从/向该存储介质读取/写入信息。在替换方案中，存储介质可以被整合到处理器。处理器和存储介质可驻留在asic中。asic可驻留在远程站中。在替换方案中，处理器和存储介质可作为分立组件驻留在远程站、基站或服务器中。
还注意到，本文任何示例性方面中描述的操作步骤是为了提供示例和讨论而被描述的。所描述的操作可按除了所解说的顺序以外的众多不同顺序来执行。而且，在单个操作步骤中描述的操作实际上可在多个不同步骤中执行。另外，在示例性方面中讨论的一个或多个操作步骤可被组合。应理解，如对本领域技术人员显而易见地，在流程图中解说的操作步骤可进行众多不同的修改。本领域技术人员还将理解，可使用各种不同技术中的任何一种来表示信息和信号。例如，贯穿上面描述始终可能被述及的数据、指令、命令、信息、信号、位(比特)、码元、和码片可由电压、电流、电磁波、磁场或磁粒子、光场或光粒子、或其任何组合来表示。
提供对本公开的先前描述是为使得本领域任何技术人员皆能够制作或使用本公开。对本公开的各种修改对本领域技术人员而言将容易是显而易见的，并且本文中所定义的普适原理可被应用到其他变型而不会脱离本公开的精神或范围。由此，本公开并非旨在被限定于本文中所描述的示例和设计，而是应被授予与本文中所公开的原理和新颖特征一致的最广义的范围。