技术特征：
技术总结
本发明提供一种多核微处理器及使用其省电的方法。微处理器包括多个处理核、高速缓冲存储器及控制单元，其由停止至核的时脉信号使核睡眠。每一处理核执行睡眠指令作为控制单元所产生一各自使上述多个处理核睡眠的请求。控制单元使每一处理核睡眠以响应上述请求，侦测当所有核已产生各自请求以使其睡眠时，唤醒仅一最后处理核产生请求。最后处理核写回及使高速缓冲存储器失效，并指示高速缓冲存储器已失效及产生一请求至控制单元使最后处理核回到睡眠。控制单元当最后处理核写回且使高速缓冲存储器失效时，使最后处理核回到睡眠，并使其它处理核维持睡眠。本发明具有更少的功率消耗。
技术研发人员：G·葛兰·亨利;泰瑞·派克斯;布兰特·比恩;史蒂芬·嘉斯金斯
受保护的技术使用者：威盛电子股份有限公司
技术研发日：2014.08.28
技术公布日：2019.01.18