一种芯片复位信号的产生方法、电路及服务器与流程

本发明涉及服务器电路设计领域。

背景技术：

目前i2cswitch芯片以及ioexpander芯片以其更小巧的规格尺寸和更简易的操作方法广泛的应用在服务器中，可以通过该器件实现i2c信号的扩展以及弥补gpiopin数量的不足。

对于i2cswitch芯片以及ioexpander芯片有时需要进行复位操作。目前，已有的i2cswitch芯片以及ioexpander芯片复位的硬件电路是通过协处理器芯片直接把芯片的复位管脚(resetpin)置为低电平，从而实现对i2cswitch芯片等进行复位。

但是，现有设计中存在一定的风险，复位管脚(resetpin)置为低电平后，如果ic芯片等复位以后，复位管脚不能变为高电平，导致芯片挂死，无法正常工作。

技术实现要素：

本发明为解决芯片复位以后，复位管脚不能变为高电平，导致芯片挂死的技术问题。为此，本发明提供一种芯片复位信号的产生方法、电路及服务器，它具有能保证芯片复位后复位管脚变为高电平，防止芯片挂死的优点。

为了实现上述目的，本发明采用如下技术方案。

本发明实施例一方面提供一种芯片复位信号的产生方法，包含以下步骤，

输出第一波形；

将所述第一波形延迟一时间获得第二波形；

将第二波形进行非运算获得第三波形；

第三波形与第一波形进行或运算获得第四波形；

所述第一波形选自以低脉冲波形或高脉冲波形的一种，所述低脉冲波形起始部分包含第一段为高电平、第二段为低电平、第三段为高电平的波形；所述高脉冲波形起始部分包含第一段为低电平、第二段为高电平、第三段为低电平的波形。

优选的，低脉冲波形不包含第三段为高电平的波形部分。

本发明实施例的另一方面提供一种芯片复位方法，包含将以上的所述的第四波形输入芯片复位管脚。

本发明实施例的另一方面提供一种芯片复位信号的产生电路，包含：

一延时芯片、一非门及一或门，所述延时芯片的输出端与非门的输入端连接，所述非门的输出端及延时芯片的输入端与或门连接。

本发明实施例的另一方面提供一种服务器，包含所述芯片复位信号的产生电路，所述延时芯片的输入端与一控制芯片连接，所述或门的输出端与一芯片的复位管脚连接。

本发明实施例的有益效果：

本发明实施例能接受多种脉冲复位信号，提高应对输入信号异常的能力。

通过本发明实施例，即使控制输入脉冲信号出现故障，如发出低脉冲信号的模块挂死，输入信号一直处于第二段低电平，最终输入到被芯片复位管脚的也能变为高电平，确保芯片被正常复位。

在服务器中，芯片复位一般由基板管理控制器芯片指令控制芯片进行控制，本发明实施例可以简化控制流程、节省各控制单元管脚资源。

附图说明

图1是实施例1的脉冲逻辑图。

图2是实施例2的脉冲逻辑图。

图3是实施例3的脉冲逻辑图。

图4是实施例4的脉冲逻辑图。

图5是实施例5的电路连接示意图。

图中，a.第一波形、b.第二波形、z.第四波形、1.延时芯片、2.非门、3.或门。

具体实施方式

下面结合附图与实施例对本发明作进一步说明。

实施例1。

如图1所示的芯片复位信号的产生方法，包含以下步骤，

输出第一波形；该第一波形包含第一段为高电平、第二段为低电平、第三段为高电平的波形。

将所述第一波形延迟一时间获得第二波形；

将第二波形进行非运算获得第三波形；

第三波形与第一波形进行或运算获得第四波形。本实施例获得的第四波形符合复位波形要求。

实施例2。

如图2所示的芯片复位信号的产生方法，包含以下步骤，

输出第一波形；该第一波形包含第一段为高电平、第二段为低电平、第三段为高电平的波形。

将所述第一波形延迟一时间获得第二波形；本实施例中第二波形延迟时间超过第二段波形时长。

将第二波形进行非运算获得第三波形；

第三波形与第一波形进行或运算获得第四波形。本实施例获得的第四波形符合复位波形要求，并且只有一个复位波形，避免重复复位。

实施例3。

如图3所示的芯片复位信号的产生方法，包含以下步骤，

输出第一波形；该第一波形是第一段为高电平、第二段为低电平的波形。本实施例不包含第三段为高电平。

将所述第一波形延迟一时间获得第二波形；

将第二波形进行非运算获得第三波形；

第三波形与第一波形进行或运算获得第四波形。本实施例获得的第四波形符合复位波形要求。

实施例4。

如图4所示的芯片复位信号的产生方法，包含以下步骤，

输出第一波形；该第一波形包含第一段为低电平、第二段为高电平、第三段为低电平的波形。

将所述第一波形延迟一时间获得第二波形；

将第二波形进行非运算获得第三波形；

第三波形与第一波形进行或运算获得第四波形。本实施例获得的第四波形符合复位波形要求。

实施例5。

如图5所示，本实施例提供一种芯片复位信号的产生电路，包含：

一延时芯片1、一非门2及一或门3，所述延时芯片1的输出端与非门2的输入端连接，所述非门2的输出端及延时芯片1的输入端与或门3连接。

本实施例工作时，将一控制芯片输出的第一波形a输入到延时芯片1的输入端以及或门3输入端；该第一波形a是第一段为高电平、第二段为低电平的波形。

通过延时芯片1将所述第一波形a延迟一时间获得第二波形b，第二波形b从延时芯片1的输出端输出；

将第二波形b输入到非门2进行非运算获得第三波形；本实施例中，第三波形为第一段为低电平、第二段为高电平的波形。

将第三波形与第一波形共同输入到或门4，进行或运算获得第四波形z。本实施例获得的第四波形包含一段低电平及一连续的高电平，符合芯片复位波形要求。

实施例6。

本发明实施例的提供一种服务器，包含所述芯片复位信号的产生电路，所述延时芯片的输入端与一控制芯片连接，所述或门的输出端与一芯片的复位管脚连接。

本实施例中控制芯片具体为cpld芯片(complexprogrammablelogicdevice，复杂可编程逻辑器件)。

上述虽然结合附图对本发明的具体实施方式进行了描述，但并非对本发明保护范围的限制，所属领域技术人员应该明白，在本发明的技术方案的基础上，本领域技术人员不需要付出创造性劳动即可做出的各种修改或变形仍在本发明的保护范围以内。

技术特征：

技术总结
本发明实施例公开了一种芯片复位信号的产生方法、电路及服务器，属于服务器电路设计领域。本发明实施例通过将控制芯片输出第一波形；将所述第一波形延迟一时间获得第二波形；将第二波形进行非运算获得第三波形；第三波形与第一波形进行或运算获得第四波形作为芯片复位管脚输入波形，本发明实施例的能接受多种脉冲复位信号，提高应对输入信号异常的能力。通过本发明实施例，即使控制输入脉冲信号出现故障，如发出低脉冲信号的模块挂死，输入信号一直处于第二段低电平，最终输入到被芯片复位管脚的也能变为高电平，确保芯片被正常复位。本发明实施例可以简化控制流程、节省各控制单元管脚资源。

技术研发人员：高超
受保护的技术使用者：郑州云海信息技术有限公司
技术研发日：2018.08.29
技术公布日：2019.01.01