芯片信号线结构的制作方法

本发明涉及发明所涉及的技术领域，特别是涉及一种芯片信号线结构。

背景技术：

目前，液晶面板(lcd)模组生产中有一个工序是cog绑定，即ic通过acf绑定在lcd玻璃上或者coflcd中的film基材，实现功能导通。此工序可能存在假压或不良，即ic和lcd对应的pad不导通或阻抗有异常。目前对该工序的检验方式有常规cog(icchiponglass)方式以及cof(icchiponfpc)的全检方式，常规cog方式下用于抽检确认绑定效果，全检方式下用于对生产出来的成品进行功能检验。

但是，常规cog方式下显微镜只能抽检确认绑定效果，由于不是全检，存在有漏检的可能，而全检需要生产出成品再进行功能检验，且incell需要分别检测显示画面好触控功能是否正常，此时也检测检验合格的产品，因为该检验合格的产品也有可能存在假压不良，如压贴效果不好、如压贴粒子过少阻抗较大等情况导致假压不良，虽暂时不影响检验时候的功能，然而其有可能在老化后进行较长时间通电后才会失效，严重影响lcd液晶面板的质量和使用寿命。

此外，由于绑定pin数量较多，通常可达上千个，因此在对生产出来的不良屏成品进行分析时存在有难度，显微镜检查发现较难发现异常，需要做交换验证等，且失败率也很高，给分析改善带来难度。

技术实现要素：

基于此，有必要针对如何优化ic设计，提高ic绑定的检出能力和效率，降低成本的技术问题，提供一种芯片信号线结构。

一种芯片信号线结构，包括若干绑定管脚及若干第一开关元件，每一所述绑定管脚对应与一所述第一开关元件连接；其中，所述绑定管脚包括绝缘隔断设置的上管脚和下管脚，所述第一开关元件与所述下管脚连接；各所述第一开关元件的第一控制端相互连接，所述第一控制端用于接收第一电信号，所述第一电信号用于控制各个所述第一开关元件导通或关断；各所述第一开关元件的检测端相互连接，所述检测端用于在各个所述第一开关元件导通时配合所述上管脚进行开短路检测。

在其中一个实施例中，所述芯片信号线结构还包括若干第二开关元件，所述第二开关元件分别与所述上管脚及所述下管脚连接；各所述第二开关元件的第二控制端相互连接，所述第二控制端用于接收第二电信号，所述第二电信号用于控制各个所述第二开关元件导通或关断。

在其中一个实施例中，所述第一开关元件及所述第二开关元件均为薄膜场效应晶体管器件。

在其中一个实施例中，所述第二开关元件包括第二控制端、第二连接端及测试端，所述第二控制端对应于薄膜场效应晶体管的栅极，所述第二连接端对应于薄膜场效应晶体管的漏极，所述第一测试端对应于薄膜场效应晶体管的源极，所述第二连接端与所述上管脚连接，所述第一测试端与所述下管脚连接。

在其中一个实施例中，所述第一开关元件的第一控制端为薄膜场效应晶体管的栅极，所述第一开关元件的检测端为薄膜场效应晶体管的源极。

在其中一个实施例中，若干所述绑定管脚成矩阵分布设置。

在其中一个实施例中，所述上管脚和所述下管脚相邻设置。

在其中一个实施例中，所述上管脚和所述下管脚位于同一直线上。

在其中一个实施例中，每一所述第二开关元件设置于一所述上管脚和一所述下管脚之间。

在其中一个实施例中，每一所述第一开关元件邻近设置于所述下管脚。

上述芯片信号线结构，通过将绑定管脚一分为二设计成绝缘隔断设置的上管脚和下管脚，第一开关元件控制下管脚与检测端之间的导通和关断，如此在第一控制端加载电压的情况下，上管脚和下管脚之间绝缘隔断不导通，下管脚与检测端之间导通，当将芯片绑定在lcd玻璃上或者coflcd中的film基材进行自检绑定效果时，如果绑定效果好，上管脚与检测端之间在lcd玻璃上或者coflcd中的film基材中的连接下电阻的阻值是维持在正常水准上的，但是如果上管脚或者下管脚任意一个存在压贴不良情况，那么上管脚与检测端之间的电阻会有异常，比正常压贴阻值大，最坏情况就是阻值无穷大。该芯片信号线结构优化ic设计，提高ic绑定的检出能力和效率，为cof半成品检验绑定效果提供可行性方案，提升产品性能，降低项目失败成本，方便不良产品的分析和改善。

附图说明

图1为一个实施例中芯片信号线结构的模块示意图；

图2为另一个实施例中芯片信号线结构的模块示意图；

图3为常规芯片信号线结构的电气结构示意图；

图4为本发明一个实施例中芯片信号线结构的电气结构示意图；

图5为lcd绑定pad的电气结构示意图；

图6为ic绑定在lcd的电气结构示意图。

具体实施方式

为使本发明的上述目的、特征和优点能够更加明显易懂，下面结合附图对本发明的具体实施方式做详细的说明。在下面的描述中阐述了很多具体细节以便于充分理解本发明。但是本发明能够以很多不同于在此描述的其它方式来实施，本领域技术人员可以在不违背本发明内涵的情况下做类似改进，因此本发明不受下面公开的具体实施例的限制。

在本发明的描述中，需要理解的是，术语“中心”、“纵向”、“横向”、“长度”、“宽度”、“厚度”、“上”、“下”、“前”、“后”、“左”、“右”、“竖直”、“水平”、“顶”、“底”、“内”、“外”、“顺时针”、“逆时针”、“轴向”、“径向”、“周向”等指示的方位或位置关系为基于附图所示的方位或位置关系，仅是为了便于描述本发明和简化描述，而不是指示或暗示所指的装置或元件必须具有特定的方位、以特定的方位构造和操作，因此不能理解为对本发明的限制。

此外，术语“第一”、“第二”仅用于描述目的，而不能理解为指示或暗示相对重要性或者隐含指明所指示的技术特征的数量。由此，限定有“第一”、“第二”的特征可以明示或者隐含地包括至少一个该特征。在本发明的描述中，“多个”的含义是至少两个，例如两个，三个等，除非另有明确具体的限定。

在本发明中，除非另有明确的规定和限定，术语“安装”、“相连”、“连接”、“固定”等术语应做广义理解，例如，可以是固定连接，也可以是可拆卸连接，或成一体；可以是机械连接，也可以是电连接；可以是直接相连，也可以通过中间媒介间接相连，可以是两个元件内部的连通或两个元件的相互作用关系，除非另有明确的限定。对于本领域的普通技术人员而言，可以根据具体情况理解上述术语在本发明中的具体含义。

在本发明中，除非另有明确的规定和限定，第一特征在第二特征“上”或“下”可以是第一和第二特征直接接触，或第一和第二特征通过中间媒介间接接触。而且，第一特征在第二特征“之上”、“上方”和“上面”可是第一特征在第二特征正上方或斜上方，或仅仅表示第一特征水平高度高于第二特征。第一特征在第二特征“之下”、“下方”和“下面”可以是第一特征在第二特征正下方或斜下方，或仅仅表示第一特征水平高度小于第二特征。

需要说明的是，当元件被称为“固定于”或“设置于”另一个元件，它可以直接在另一个元件上或者也可以存在居中的元件。当一个元件被认为是“连接”另一个元件，它可以是直接连接到另一个元件或者可能同时存在居中元件。本文所使用的术语“垂直的”、“水平的”、“上”、“下”、“左”、“右”以及类似的表述只是为了说明的目的，并不表示是唯一的实施方式。

本发明提供一种芯片信号线结构，该芯片信号线结构包括若干绑定管脚及若干第一开关元件，每一所述绑定管脚对应与一所述第一开关元件连接；其中，所述绑定管脚包括绝缘隔断设置的上管脚和下管脚，所述第一开关元件与所述下管脚连接；各所述第一开关元件的第一控制端相互连接，所述第一控制端用于接收第一电信号，所述第一电信号用于控制各个所述第一开关元件导通或关断；各所述第一开关元件的检测端相互连接，所述检测端用于在各个所述第一开关元件导通时配合所述上管脚进行开短路检测。

上述芯片信号线结构，通过将绑定管脚一分为二设计成绝缘隔断设置的上管脚和下管脚，第一开关元件控制下管脚与检测端之间的导通和关断，如此在第一控制端加载电压的情况下，上管脚和下管脚之间绝缘隔断不导通，下管脚与检测端之间导通，当将芯片绑定在lcd玻璃上或者coflcd中的film基材进行自检绑定效果时，如果绑定效果好，上管脚与检测端之间在lcd玻璃上或者coflcd中的film基材中的连接下电阻的阻值是维持在正常水准上的，但是如果上管脚或者下管脚任意一个存在压贴不良情况，那么上管脚与检测端之间的电阻会有异常，比正常压贴阻值大，最坏情况就是阻值无穷大。该芯片信号线结构优化ic设计，提高ic绑定的检出能力和效率，为cof半成品检验绑定效果提供可行性方案，提升产品性能，降低项目失败成本，方便不良产品的分析和改善。

为进一步阐释上述实施例的芯片信号线结构，请参阅图1，在另一实施例中，本发明提供一种芯片信号线结构10，该芯片信号线结构10包括若干绑定管脚110以及若干第二开关元件110和若干第一开关元件120，每一绑定管脚110分别对应与一第二开关元件110和一第一开关元件120连接。

请一并参阅图1和图2，绑定管脚110包括绝缘隔断设置的上管脚101和下管脚102，第二开关元件110分别与上管脚101及下管脚102连接。也就是说，每一第二开关元件110分别对应与一绑定管脚110的上管脚101和下管脚102连接，每一第一开关元件120对应与一绑定管脚110的下管脚102连接。各第二开关元件110的第二控制端111相互连接。例如，第二控制端111用于受控控制各个第二开关元件110的导通或关断。也就是说，第二控制端111用于接收第二电信号，第二电信号用于控制各个第二开关元件导通或关断。第一开关元件120与下管脚102连接。各第一开关元件120的第一控制端121相互连接。例如，第一控制端121用于受控控制各个第一开关元件120的导通或关断。也就是说，第一控制端121用于接收第一电信号，第一电信号用于控制各个第一开关元件导通或关断。各第一开关元件120的检测端122相互连接。例如，各第一开关元件120的检测端122通过导线短接；又如，各第一开关元件120的检测端122对应于第一控制端121短接。检测端122用于在各个第一开关元件120导通时进行开短路检测。也就是说，检测端122用于在各个第一开关元件导通时配合上管脚进行开短路检测。例如，第二电信号和第一电信号均为电压信号。

上述芯片信号线结构10，通过将绑定管脚110一分为二设计成绝缘隔断设置的上管脚101和下管脚102，第二开关元件110控制上管脚101和下管脚102之间的导通和关断，第一开关元件120控制下管脚102与检测端122之间的导通和关断，如此在第二控制端111不加载电压、第一控制端121加载电压的情况下，上管脚101和下管脚102之间不导通，下管脚102与检测端122之间导通，当将芯片绑定在lcd玻璃上或者coflcd中的film基材进行自检绑定效果时，如果绑定效果好，上管脚101与检测端122之间在lcd玻璃上或者coflcd中的film基材中的连接下电阻的阻值是维持在正常水准上的，但是如果上管脚101或者下管脚102任一个存在压贴不良情况，那么上管脚101与检测端122之间的电阻会有异常，比正常压贴阻值大，最坏情况就是阻值无穷大。该芯片信号线结构优化ic设计，提高ic绑定的检出能力和效率，为cof半成品检验绑定效果提供可行性方案，提升产品性能，降低项目失败成本，方便不良产品的分析和改善。

为便于控制，第二开关元件110及第一开关元件120均为晶体管器件。以利用晶体管器件可作为开关器件使用的特征，一方面可以降低电路冗余结构，另一方面可以根据实际要求进行晶体管的选择。进一步地，第二开关元件110及第一开关元件120均为薄膜场效应晶体管器件，也就说说，第二开关元件110为薄膜场效应晶体管器件，第一开关元件120为薄膜场效应晶体管器件。利用薄膜场效应晶体管以适芯片的封装结构。

请再次参阅图2，在其中一个实施例中，第二开关元件110包括第二控制端111、第二连接端112及测试端113，第二控制端111对应于薄膜场效应晶体管的栅极，第二连接端112对应于薄膜场效应晶体管的漏极，第一测试端113对应于薄膜场效应晶体管的源极，第二连接端112与上管脚101连接，第一测试端113与下管脚102连接。第二控制端111在图中也可以理解为各个第二开关元件110的栅极依次连接并统一于第二控制端111以同一对外，便于通电自检检测，降低检测工具，降低了人工成本。

在其中一个实施例中，第一开关元件120的第一控制端121为薄膜场效应晶体管的栅极，第一开关元件120的检测端122为薄膜场效应晶体管的源极。第一开关元件120的第一连接端与下管脚连接，第一开关元件120的第一连接端为薄膜场效应晶体管的漏极，如此，利用薄膜场效应晶体管的高密度、节能化、轻便化、集成化优势，可以提升自检效果。

在其中一个实施例中，若干绑定管脚110成矩阵分布设置。在其中一个实施例中，上管脚101和下管脚102相邻设置。在其中一个实施例中，上管脚101和下管脚102位于同一直线上。在其中一个实施例中，每一第二开关元件110设置于一上管脚101和下管脚102之间。在其中一个实施例中，每一第一开关元件120邻近设置于下管脚102。这样可以提高整个芯片信号线结构的紧凑性，以提高自检效率。

常规的芯片信号线结构如图3所示，常规芯片信号线结构的pin数量多，其中左右两边十字架为绑定对位用，s1，s2，s3……s9就是绑定到lcd的信号线。可以理解，如果该信号线是触控部分的线路，其本身是具备开短路检测功能的。为解决常规的芯片信号线结构的假压问题、检测问题等，如图4所示，本发明的芯片信号线结构将绑定pads1，s2，s3……s9中间隔断分成上下两部分，即将绑定管脚一分为二设计成绝缘隔断设置的上管脚和下管脚。上半部分为上管脚，对应为padus1，us2，us3……us9，此部分功能和原s1功能一样，即具备开短路检验功能，下半部分为下管脚，对应为padds1，ds2，ds3……ds9，此部分仅为无功能的pad，然后上下pad都加入tft开关器件，即上管脚和下管脚中都设置tft开关器件，并且上管脚中的各个tft开关器件连接在一起后，其控制端为g1，下管脚中的各个tft开关器件连接在一起后，其控制端为g2。需要说明的是，tft器件其实就是一个开关。图5示出了lcd绑定pad：l1，l2，l3……l9。结合图4、图5和图6，一方面，当g1加载电压，g2不加电压时候，us1和ds1是导通的，ds1和s是不导通的，该新型ic和常规ic无区别，也不会影响压贴导通的有效面积。另一方面，当需要自检绑定效果的时候，切换如下模式：g1不加载电压，g2加电压，此时us1和ds1在ic内部是不导通的，但ds1和s在ic内部是导通的。此时ic绑定在玻璃上，如果绑定效果好，那么us1和s之间通过lcdpadl1的连接下的电阻是正常的，ic有测试开短路功能，但是如果us1或者ds1随便一个pad存在压贴不良情况，那么us1和s之间的电阻会有异常，比正常压贴阻值大，最坏情况就是阻值无穷大。此时自检方法很明显，就是可以驱动软件分别判断us1，us2，us3……us9和s之间的阻值，如果有存在异常的阻值，那么判断为压贴不良。

本发明芯片信号线结构通过优化ic设计，提高ic绑定的检出能力和效率，为cof半成品检验绑定效果提供可行性方案，提升产品性能，降低项目失败成本，方便不良产品的分析和改善。

以上所述实施例的各技术特征可以进行任意的组合，为使描述简洁，未对上述实施例中的各个技术特征所有可能的组合都进行描述，然而，只要这些技术特征的组合不存在矛盾，都应当认为是本说明书记载的范围。

以上所述实施例仅表达了本发明的几种实施方式，其描述较为具体和详细，但并不能因此而理解为对发明专利范围的限制。应当指出的是，对于本领域的普通技术人员来说，在不脱离本发明构思的前提下，还可以做出若干变形和改进，这些都属于本发明的保护范围。因此，本发明专利的保护范围应以所附权利要求为准。