一种时钟信号相位控制装置和方法与流程

本发明实施例涉及时钟同步技术，尤其涉及一种时钟信号相位控制装置和方法。

背景技术：

目前的时钟同步技术方案中，系统级的时钟分发多采用以下方案：系统的时钟参考源经由传输线路输入锁相环，锁相环生成系统各芯片的工作时钟，经由时钟分发电路输出到系统中各个芯片。

在一块电路板上或一个系统的多块电路板上，会需要多个器件的脉冲信号相位对齐，通常的做法是在pcb设计的时候要求各路传输线路等长，使得脉冲信号的延时相同，从而保证到达各个器件的脉冲信号相位是对齐的。如图1所示，如果需要到达接收器1、接收器2、接收器n的脉冲信号相位对齐，则需要在驱动器输出到接收器之间的走线l1、l2、ln的走线长度上进行控制，使得它们的长度相等。走线等长的要求给pcb设计带来了额外的挑战，尤其是系统中跨板的脉冲信号传输要求走线等长的设计非常复杂，难以控制。

技术实现要素：

本发明提供一种时钟信号相位控制装置和方法，以实现时延的测量和相位补偿，从而实现多个接收器之间的时钟相位对齐。

为达到此目的，本发明提供如下技术方案：

一方面，本发明提供一种时钟信号相位控制装置，包括至少一组通过传输线路连接的驱动器和接收器，所述驱动器包括第一发送电路，所述接收器包括第一接收电路，所述第一发送电路连接所述传输线路的第一端，所述第一接收电路连接所述传输线路的第二端；

所述驱动器还包括第二接收电路、时延测量电路和相位调整电路；所述接收器还包括第二发送电路；

所述第二发送电路的输入端与所述第一接收电路的输出端连接，输出端连接到所述传输线路的第二端，用于将所述接收器收到的脉冲信号折返到所述传输线路上；

所述第二接收电路的输入端连接到所述传输线路的第一端，输出端连接到所述时延测量电路的输入端；

所述时延测量电路用于测量折返的脉冲信号与第一发送电路发出的脉冲信号的相位差，计算时延，并将所述时延输出到所述相位调整电路；

所述相位调整电路的输出端与所述驱动器的输入端连接，用于根据所述时延对所述驱动器发出的脉冲信号进行相位补偿。

进一步的，所述接收器还包括：测试开关；

所述测试开关设置在第二发送电路的输入端。

其中，所述时延测量电路为比较器电路、计数器电路、加法器电路的任一种。

其中，所述相位调整电路为锁相环电路、零延时缓冲器、延迟线电路的任一种。

另一方面，本发明还提供一种时钟信号相位控制方法，由上述的时钟信号相位控制装置来执行，包括：

测量脉冲信号从驱动器到接收器的时延；

根据所述时延调整驱动器输出脉冲信号的相位。

其中，测量脉冲信号从驱动器到接收器的时延，包括：

脉冲信号按照传输线路从驱动器的第一发送电路到接收器的第一接收电路，并通过所述接收器的第二发送电路折返，按照所述传输线路返回到所述驱动器的第二接收电路；

时延测量电路将返回的所述脉冲信号与所述驱动器的信号源比较，获得相位差；

所述相位差的二分之一为时延。

进一步的，测量脉冲信号从驱动器到接收器的时延，包括：

对每个接收器，分别测量多个脉冲信号从驱动器到接收器的多个时延，取平均值。

其中，根据所述时延调整驱动器输出脉冲信号的相位，包括：

根据所述时延，通过驱动器的相位调整电路对所述脉冲信号进行相位补偿，并通过第一发送电路输出。

本发明通过设置第二发送电路和第二接收电路使脉冲信号环回，用于测量传输线路的时延，并且在驱动器端进行相位补偿，实现不同接收器之间时钟相位同步的效果，可以克服不同电路板上信号传输的线路延迟、各个中转电路的延迟等，降低时钟同步对线路设计的依赖性。

附图说明

图1为现有技术时钟相位同步的传输线路设计示意图；

图2是本发明实施例一中时钟信号相位控制装置的结构示意图；

图3是本发明实施例二中时钟信号相位控制方法的流程图。

具体实施方式

下面结合附图和实施例对本发明作进一步的详细说明。可以理解的是，此处所描述的具体实施例仅仅用于解释本发明，而非对本发明的限定。另外还需要说明的是，为了便于描述，附图中仅示出了与本发明相关的部分而非全部结构。

实施例一

本实施例提供一种时钟信号相位控制装置，用于测量脉冲信号在传输线路上的延迟，并针对该延迟，在各个驱动器端进行相位补偿，以实现多个接收器之间的相位对齐，适用于时钟同步等需要脉冲信号相位对齐的场景。

图2是本发明实施例中时钟信号相位控制装置的结构示意图。如图2所示，该装置包括至少一组通过传输线路l连接的驱动器和接收器，所述驱动器包括第一发送电路11，所述接收器包括第一接收电路12，所述第一发送电路11连接所述传输线路l的第一端，所述第一接收电路12连接所述传输线路l的第二端。

所述驱动器还包括第二接收电路22、时延测量电路40和相位调整电路30；所述接收器还包括第二发送电路21。

所述第二发送电路21的输入端与所述第一接收电路12的输出端连接，输出端连接到所述传输线路l的第二端，用于将所述接收器收到的脉冲信号折返到所述传输线路l上。

所述第二接收电路22的输入端连接到所述传输线路l的第一端，输出端连接到所述时延测量电路40的输入端。

所述时延测量电路40用于测量折返的脉冲信号与第一发送电路11发出的脉冲信号的相位差，计算时延，并将所述时延输出到所述相位调整电路30。所述时延测量电路40为比较器电路、计数器电路、加法器电路的任一种，也可以是其他现有技术中能够比较出两个脉冲信号相位差的电路和相应的软件。例如，折返的脉冲信号与第一发送电路11发出的脉冲信号分别经过比较器进行过零比价，在经异或门电路得到脉冲宽度与信号周期的比值(占空比)，即对应为两个脉冲信号的相位差；或者通过计数器、定时器等对脉冲宽度计数也可求得相位差。

本实施例设置第二发送电路21和第二接收电路22使脉冲信号环回，可在时延测量电路40测得脉冲信号一个往返后与发出时的相位差，该相位差的一半就是脉冲信号单程传输的时延。

所述相位调整电路30的输出端与所述驱动器的输入端连接，用于根据所述时延对所述驱动器发出的脉冲信号进行相位补偿。所述相位调整电路30为锁相环电路、零延时缓冲器、延迟线电路的任一种。

时延测量电路40测得的所述相位差的二分之一是脉冲信号从驱动器到接收器单程线路传输的时延。针对每个接收器测量出其时延，根据需要，可以在其对应的驱动器进行相位调整，由相位调整电路30补偿一定的数值，可以将下一个脉冲信号提前，也可以将当前的脉冲信号延后，以使各个接收器的脉冲信号对齐到其中的任一接收器或者对齐到信号源。

进一步的，所述接收器还包括测试开关k，所述测试开关k设置在第二发送电路21的输入端，在需要测量时延时，闭合该测试开关k，接入第二发送电路21和第二接收电路22形成信号环回路径，测量完毕即可断开该测试开关k，避免其他不需要被环回的信号也被折返，造成混乱。

本实施例通过设置第二发送电路和第二接收电路使脉冲信号环回，用于测量传输线路的时延，并且在驱动器端进行相位补偿，实现不同接收器之间时钟相位同步的效果，可以克服不同电路板上信号传输的线路延迟、各个中转电路的延迟等，不需要在线路板上进行复杂的走线登场设计，降低时钟同步对线路设计的依赖性，简化线路板的结构，也有利于设备集成。

实施例二

图3是本发明实施例中时钟信号相位控制方法的流程图，本实施例可适用于时钟同步的需求，由上述实施例的一种时钟信号相位控制装置来执行，包括如下步骤：

s1，测量脉冲信号从驱动器到接收器的时延。

对每个接收器，分别测量多个脉冲信号从驱动器到接收器的多个时延，取平均值。接收器即业务处理芯片等最终使用时钟脉冲信号的模块。

具体包括如下实现过程：

闭合测试开关，将第二发送电路和第二接收电路接入，形成信号环回路径。脉冲信号按照传输线路从驱动器的第一发送电路到接收器的第一接收电路，并通过所述接收器的第二发送电路折返，按照所述传输线路返回到所述驱动器的第二接收电路。

时延测量电路将返回的所述脉冲信号与所述驱动器的信号源比较，获得相位差；所述相位差的二分之一为时延。断开测试开关。

脉冲信号经过一个往返传输，在发送和返回的传输线路上均产生了时延，由于脉冲信号是按原传输线路返回，所以其发送阶段和返回阶段分别产生的时延是相等的。返回的脉冲信号与最初发出的脉冲信号产生了相位差，该相位差就是脉冲信号往返传输的总时延，总时延的二分之一即发送阶段的时延，也是需要补偿的时间差。

s2，根据所述时延调整驱动器输出脉冲信号的相位。

根据所述时延，通过驱动器的相位调整电路对所述脉冲信号进行相位补偿，并通过第一发送电路输出。

针对每个接收器测量出其时延，根据需要，可以在每个接收器对应的驱动器进行相位调整，由相位调整电路补偿一定的数值，可以将下一个脉冲信号提前，也可以将当前的脉冲信号延后，以使各个接收器的脉冲信号对齐到其中的任一接收器或者对齐到信号源。

一般情况下，只需要在电路板制作完成装配调试时进行时延的测量和补偿操作即可；若设备在使用过程中，因更换了部分电路板、环境改变等情况有可能使时延发生改变的，可根据实际需要再次进行测量和调整补偿量。

通过本实施所述的时钟信号相位控制方法，可以实现时延测量和相位延迟补偿，通过该方法，各个接收器的时钟同步精度可显著提高，最终实现接收器之间、接收器与信号源之间相位同步，达到未来的通信系统、测试系统对高精度时钟同步的要求。

注意，上述仅为本发明的较佳实施例及所运用技术原理。本领域技术人员会理解，本发明不限于这里所述的特定实施例，对本领域技术人员来说能够进行各种明显的变化、重新调整和替代而不会脱离本发明的保护范围。因此，虽然通过以上实施例对本发明进行了较为详细的说明，但是本发明不仅仅限于以上实施例，在不脱离本发明构思的情况下，还可以包括更多其他等效实施例，而本发明的范围由所附的权利要求范围决定。