一种新型嵌入式计算模块的制作方法

本实用新型涉及计算机领域，具体是一种新型嵌入式计算模块。

背景技术：

嵌入式计算模块又称CPCI-E计算模块，是应用于CPCI-E系统中的模块。

现有的嵌入式计算模块结构较为复杂，而且扩展接口较少，不利于模块的精简和小型化，且扩展性能较差。

另外，关键用户所使用的核心计算机，都是以高性能计算、存储数据等应用为主的嵌入式为核心。长期以来，嵌入式的软硬件多为美国设计生产制造，自主权掌握在别人手里，随时面临芯片禁运、黑客攻击等风险，特别是“斯诺登”事件，更加促使我国加快国产软硬件平台关键技术研发的步伐。因此，在国家大力的推动国产化的浪潮下，大力迅速发展基于国产软硬件平台的嵌入式来保证国家的数据信息系统的安全是必须的。

因此，有必要设计一种新型嵌入式计算模块。

技术实现要素：

本实用新型的目的在于提供一种新型嵌入式计算模块，以解决上述背景技术中提出的问题。

为实现上述目的，本实用新型提供如下技术方案：

一种新型嵌入式计算模块，包括CPU、内存颗粒芯片、系统启动芯片、显示芯片、PCIE 总线扩展芯片、网络芯片、SATA芯片、USB芯片、PS/2芯片、音频芯片和CPCI-E连接器，所述CPU分别连接内存颗粒芯片、系统启动芯片、显示芯片和PCIE总线扩展芯片，显示芯片输出1路VGA模拟信号和2路DVI-D数字信号到CPCI-E连接器，CPU的1组X8PCIE 信号与PCIE总线扩展芯片的输入端口相连，PCIE总线扩展芯片扩展出1路X4PCIE信号和4路X1PCIE信号作为输出端口，输出到CPCI-E连接器；CPU的1组X8PCIE信号与 PCIE总线扩展芯片的输入端口相连，PCIE总线扩展芯片扩展出8路X1PCIE信号作为输出端口，其中：(1)1路X1 PCIE2.0接口经过USB芯片扩展出2路USB3.0信号和2路USB2.0信号，其中，2路USB3.0信号输出到CPCI-E连接器；1路USB2.0信号接PS/2芯片，PS/2芯片输出的PS/2信号接CPCI-E连接器，1路USB2.0信号接音频芯片，音频芯片输出的音频信号接CPCI-E连接器；(2)1路X1 PCIE2.0接口经USB芯片扩展出4路 USB2.0信号，直接与CPCI-E连接器相连；(3)1路X1 PCIE2.0总线经SATA芯片扩展出 4路SATA接口，其中，1路SATA接口与MSATA连接器相连，3路SATA接CPCI-E连接器； (4)4路X1 PCIE2.0总线经4颗网络芯片扩展出4路千兆以太网接口，直接与CPCI-E连接器相连；CPU的1组X8PCIE信号作为输出端口直接与CPCI-E连接器相连。

作为本实用新型的进一步技术方案：所述的内存颗粒芯片为MT41J512M8型集成器件； SATA芯片为Marvell 88SE9215型集成器件；所述的启动芯片为S25FS128型集成器件；USB 芯片为UPD720201型集成器件；网络芯片为Intel82574型集成器件，显示芯片采用AMD E6460型集成器件。

作为本实用新型的进一步技术方案：所述CPU采用飞腾1500A-4型集成器件。

与现有技术相比，本实用新型的有益效果是：本实用新型的新型嵌入式计算模块，核心为飞腾1500A-4 CPU，飞腾1500A-4 CPU是由国防科学技术大学自主研发的高性能通用 64位CPU，为是基于ARMv8体系结构的最新系列处理器Cortex-A57进行设计的，为四核四线程；主要面向嵌入式、桌面及高端嵌入式系统等应用领域，另外，还采用其他的集成器件实现端口扩展以及信号转换功能，结构极为紧凑，能完成CPCI-E嵌入式的各种功能。

附图说明

图1为新型嵌入式计算模块的总体结构框图。

具体实施方式

下面将结合本实用新型实施例中的附图，对本实用新型实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本实用新型一部分实施例，而不是全部的实施例。基于本实用新型中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都属于本实用新型保护的范围。

请参阅图1，一种新型嵌入式计算模块，包括CPU、内存颗粒芯片、系统启动芯片、显示芯片、PCIE总线扩展芯片、网络芯片、SATA芯片、USB芯片、PS/2芯片、音频芯片和CPCI-E连接器。

1、系统以飞腾1500A-4 CPU为中心，通过系统启动芯片S25FS128启动其工作；飞腾 1500A-4 CPU自带双通道DDR3内存控制器，板载板贴的8GB内存，速度最高可达1600MHz；

2、飞腾1500A-4 CPU扩展出32路PCIE2.0，其中飞腾1500A-4 CPU出来的1组X8 PCIE2.0总线通过PCIE总线扩展芯片PEX8619，扩展出4路X1 PCIE2.0总线和1路X4 PCIE2.0总线；飞腾1500A-4 CPU出来的1组X8PCIE2.0总线通过PCIE总线扩展芯片 PEX8619，扩展出8路X1 PCIE2.0总线；飞腾1500A-4 CPU扩展出的1组X8PCIE2.0，通过显示芯片E6460，输出1路VGA模拟信号和2路DVI-D数字信号；飞腾1500A-4 CPU出来的1组X8PCIE2.0总线做为输出接口；

3、一颗PCIE总线扩展芯片PEX8619，扩展出8路X1 PCIE2.0总线，其中4路X1 PCIE2.0 总线经4颗网络芯片扩展出4路千兆以太网接口；1路X1 PCIE2.0总线经SATA芯片Marvell 88SE9215扩展出4路SATA接口；2路X1 PCIE2.0总线经过2颗USB芯片UPD720201扩展出2路USB3.0接口和6路USB2.0接口；1路X1 PCIE2.0做为保留信号；

4、一颗PCIE总线扩展芯片PEX8619，扩展出4路X1 PCIE2.0总线和1路X4 PCIE2.0 总线作为输出端口输出到CPCI-E连接器；

5、飞腾1500A-4 CPU的1组8路PCIE信号通过显示芯片E6460，输出1路VGA模拟信号和2路DVI-D数字信号，信号输出到CPCI-E连接器；

6、PCIE总线扩展芯片PEX8619输出的4路X1 PCIE2.0总线经4颗网络芯片INTEL82574 扩展出4路千兆以太网接口，连接至CPCI-E连接器；

7、PCIE总线扩展芯片PEX8619输出的1路X1 PCIE2.0总线经SATA芯片Marvell 88SE9215扩展出4路SATA接口,1路SATA接口与MSATA连接器相连，3路SATA接CPCI-E 连接器；

8、PCIE总线扩展芯片PEX8619输出的2路X1 PCIE2.0总线经过2颗USB芯片UPD720201 扩展出2路USB3.0接口和6路USB2.0接口，其中2两路USB3.0和4路USB2.0接口连接到CPCI-E连接器；1路USB2.0接口通过PS/2芯片CJS028-SH实现PS/2功能，PS/2信号信号输出到CPCI-E连接器；1路USB2.0接口通过音频芯片CM6300实现音频功能，音频信号信号输出到CPCI-E连接器；

9、飞腾1500A-4 CPU自带的RS232串口和TTL调试接口，通过电平转换，RS232串口连接到CPCI-E连接器，TTL调试接口集成在板卡上，用于单板的调试。

对于本领域技术人员而言，显然本实用新型不限于上述示范性实施例的细节，而且在不背离本实用新型的精神或基本特征的情况下，能够以其他的具体形式实现本实用新型。因此，无论从哪一点来看，均应将实施例看作是示范性的，而且是非限制性的，本实用新型的范围由所附权利要求而不是上述说明限定，因此旨在将落在权利要求的等同要件的含义和范围内的所有变化囊括在本实用新型内。不应将权利要求中的任何附图标记视为限制所涉及的权利要求。

此外，应当理解，虽然本说明书按照实施方式加以描述，但并非每个实施方式仅包含一个独立的技术方案，说明书的这种叙述方式仅仅是为清楚起见，本领域技术人员应当将说明书作为一个整体，各实施例中的技术方案也可以经适当组合，形成本领域技术人员可以理解的其他实施方式。