本实用新型涉及一种动态电压调整技术，尤其是涉及一种通过硬件检测来控制功耗的动态电压调整系统。
背景技术：
随着集成电路技术的发展，芯片的规模越来越大，功耗已成为集成电路设计中越来越重要的问题。动态电压频率调整(Dynamic Voltage Freque ncy Scaling，简称DVFS)技术为目前在半导体领域被广泛采用的一种动态电压频率调节技术，DVFS技术具体是在动态调节芯片的运行频率和电压，从而达到节能的目的。该技术目前越来越多的被应用于高性能计算(HPC)系统，如多核中央处理器(CPU)、张量处理器(TPU)、虚拟币挖矿芯片中。
现有芯片动态调整电压频率的解决方案主要有两种，一是软件处理，但是软件处理需要很多个时钟周期才能完成数据分析和调整，且多基于判断CPU的空闲时间，如专利申请公布号为CN103345296A中公开了一种专利名称为“动态电压频率调整触发装置和方法”的技术，其主要原理是：当定时周期结束时，由定时器对空闲率计算器和DVFS中断发生器进行触发；由空闲率计算器基于所述触发计算结束的定时周期内的处理器空闲率；由DVFS中断发生器基于所述触发确定结束的定时周期内的处理器空闲率是否超出当前处理器功耗级别的上限或者下限，如果超出当前处理器功耗级别的上限或者下限，则发出中断信号。二是利用数字逻辑时间裕度来调整芯片的工作电压或频率，如专利申请公布号为CN103426453A中公开了一种专利名称为“动态电压频率调节方法以及系统”的技术，其主要原理是：实时监测存储器的工作电压，计算确定存储器当前所需的工作频率，及该频率对应的目标电压，分别比较目标电压、当前电压与存储器的最低电压预设值大小，根据目标电压，确定读操作预留间隙值目标值，使存储器在目标电压时，存储器的读操作预留时间间隙足够。从而在确保存储器读操作准确的基础上，可将存储器的工作电压调整到低于预设的最低工作电压，以降低存储器的工作能耗。
然而上述两种方案在实现时均一定程度地存在检测和调整时间较长，且实现起来相对比较复杂的问题。
现有大型数字芯片，如CPU、TPU、DSP(Digital Signal Processing，数字信号处理)和GPU(Graphics Processing Unit，图形处理器)中，其功耗与电压、频率的关系如以下公式所示：
P＝aCFV2；
其中，P为工作负载(功率)，a为常数，C为负载电容，F为频率，V是芯片数字部分电源电压，从上式可以看出功耗与电压是平方关系，因此降低电压对功耗控制的收益最大。
技术实现要素：
本实用新型的目的在于克服现有技术的缺陷，提供一种能缩短调整时间的动态电压调整系统。
为实现上述目的，本实用新型提出如下技术方案：一种动态电压调整系统，包括：主控制器、电源管理芯片和至少一个运算芯片，其中，至少一个所述运算芯片与主控制器相通信连接；所述主控制器与电源管理芯片相通信连接；所述电源管理芯片与运算芯片相电连接；所述运算芯片包括一复制运算核心和一与复制运算核心相连的统计判断单元，所述统计判断单元与主控制器相通信连接。
优选地，所述运算芯片为多个，多个所述运算芯片之间相串联或并联供电。
优选地，所述运算芯片通过总线与主控制器相通信连接。
优选地，所述电源管理芯片内或外置有用于控制电源的功率MOSFET管，所述电源管理芯片通过所述MOSFET管给运算芯片提供电源电压。
优选地，所述电源管理芯片至少可采用HIP630x芯片或TL494芯片。
优选地，所述主控制器至少可采用FPGA或集成ARM核心的嵌入式处理。
优选地，所述运算芯片还包括至少一运算核心，所述运算核心的结构与所述复制运算核心的结构相同或相似。
本实用新型的有益效果是：
1、提出了一种在频率固定情况下，通过降低电压来控制芯片功耗的一种动态电压调整系统及调整方法，可高效的、最大程度地降低芯片数字部分的供电电压。
2、通过硬件检测，可大大缩短电压检测、调整时间短，提高运算芯片和高性能计算系统的电源效率。
3、在串联供电和并联供电的多颗计算芯片系统中的应用优势更为明显。
附图说明
图1是本实用新型串联供电的动态电压调整系统的结构示意图；
图2是本实用新型并联供电的动态电压调整系统的结构示意图；
图3是本实用新型运算芯片内部的结构示意图。
具体实施方式
下面将结合本实用新型的附图，对本实用新型实施例的技术方案进行清楚、完整的描述。
本实用新型所揭示的一种动态电压调整系统，在频率固定的情况下，通过最大程度地降低电压，从而达到较佳的降低芯片工作能耗的效果。
结合图1和图2所示，本实用新型实施例所揭示的一种动态电压调整系统，是一个高性能计算系统(HPC系统)，其包括：主控制器、电源管理芯片和至少一个运算芯片，其中，运算芯片是本HPC系统的核心部分，用于进行数据计算，如张量(Tensor)运算、加密运算(Encryption Operation)等。结合图3所示，运算芯片一般为一颗包括内置的至少一个运算核心(即算术逻辑运算单元)的芯片，运算核心为多个时，如数十、甚至几百个时，这些运算芯片的结构和功能是相同的或是相似的。
与现有运算芯片的结构不同的是，本实用新型实施例在运算芯片中增置了一个复制运算核心(Replica Computing Core)和一统计判断单元，其中，复制运算核心的结构与运算芯片中现存的上述运算核心的结构是相同或相似的，且在不执行本实用新型检测功能的情况下，可执行与现存的上述运算核心相同的功能。本实用新型实施例中，复制运算核心主要用于接收预设的操作数给自身的算法单元，如上述张量算法或加密算法等，如对操作数进行加密算法后，相应的，算法单元会输出一个固定的运算结果给统计判断单元。
本实施例中，统计判断单元内预置有用于检测复制运算核心输出的运算结果是否正确的一参照结果，统计判断单元主要用于将其接收到的复制运算核心输出的运算结果与其自身内的参照结果进行比较，如果两者一致，则说明复制运算核心的运算结果正确，如果不一致，则说明运算结果错误，不管统计判断单元判断出的运算结果正确与否，复制运算核心在统计判断单元判断出结果后，继续进行下一个操作数的算法计算。而统计判断单元在判断出运算结果错误的同时，会统计复制运算核心在设定时间内的运算错误次数，如可以通过一定时计数器来统计。
更进一步地，统计判断单元在统计出设定时间内复制运算核心的运算错误次数后，还用于根据所述运算错误次数和在该设定时间内执行运算总次数的比值来计算运算芯片的运算错误率，如在设定的1s时间内执行的运算总次数为1万次，在该1s内统计出的运算错误次数为5次，则计算的运算错误率则为0.0005。
本实施例中，统计判断单元内还预置有一预设门限值，该门限值可配置，统计判断单元将上述计算出的运算错误率与该预设门限值相比较，如果错误率超过了该预设门限值，则将运算错误信息发送给主控制器。其中，运算芯片通过总线与主控制器通信连接。
本实施例中，结合图1和图2所示，运算芯片之间可以相串联或者并列，可分别用于串联供电和并联供电的多颗计算芯片系统。串联时，如20个运算芯片串联，每个运算芯片所需的电源电压为1V，则20个串联运算芯片所需的总的电源电压则为20V；并联时，如20个运算芯片并联，每个运算芯片所需的电源电压为1V，则20个并联运算芯片所需的总的电源电压则为1V。
另外，本实用新型通过运算芯片中的复制运算核心和统计判断单元来对运算性能进行检测，这里的复制运算核心和统计判断单元可通过硬件实现，相比现有软件处理，通过硬件检测，可缩短检测、调整时间。
主控制器通过总线等数字接口与运算芯片相双向通信连接。本实施例中，主控制器主要用于收集运算芯片上报的运算错误信息，并根据该运算错误信息发出电源调整命令给电源管理芯片。具体地，多个运算芯片时，主控制器同时或几乎同时接收多个运算芯片上报的错误信息，根据这些信息，并结合运算芯片实际工作的电源电压值(即功耗公式中P＝aCFV2中的参数V的值)、功耗(即功耗公式中P＝aCFV2中的参数P的值)、运算能力等多种因素，判断是否发出电源调整命令给电源管理芯片，来控制电源管理芯片调整运算芯片的供电电压。
以由100颗运算芯片组成的并联系统为例。主控制器接收到一运算芯片上报错误率超过门限值，主控制器会查询固件(这里的固件是指主控器内部保存的驱动程序)是设置功耗优先还是算力优先的原则做相应判断。若算力优先，主控制器则会发出调高电压的电源调整命令，用于调高运算芯片的供电电压，使这颗运算芯片错误率降低到门限值以下。若固件设置功耗优先，主控制器会进一步比较提高供电电压使该运算芯片恢复到正常工作所增加功耗的百分比和这颗运算芯片占本申请整个HPC系统的算力百分比。如果这颗运算芯片所占算力百分比低于提高供电电压使这颗运算芯片恢复到正常工作所增加的功耗的百分比，主控制器则不会发出调高电压的电源调整命令，反之，则发出调高电压的电源调整命令。
实施时，主控制器可以是FPGA(Field-Programmable Gate Array，现场可编程门阵列)、集成ARM核心的嵌入式处理器等。
电源管理(Voltage Regulator Module，简称VRM)芯片与主控制器和运算芯片均相通信连接，其一方面用于接收主控制器的电源调整命令，根据电源调整命令产生相应的电源电压给运算芯片供电；另一方运算芯片发送运算错误信息给主控制器。具体地，电源管理芯片内(或外置)具有用于控制电源的功率MOSFET(Metal-Oxide-Semiconductor Field-Effect Tran sistor，中文全称金属-氧化物半导体场效应晶体管)管，电源管理芯片控制MOSFET管给运算芯片提供电源电压，而具体提供的电源电压值受主控制器控制。实施时，电源管理芯片可采用如HIP630x芯片、TL494芯片等。
本实用新型通过基于运算芯片对错误率判断的基础上，结合上述所述的其他信息进行动态电压调整，可以最大程度的降低运算芯片的电源电压，从而最大程度地降低整个系统的工作功耗，达到了比现有计算空闲时间和时间裕度更好的功耗控制结果并缩短检测和调整时间。
本实用新型的技术内容及技术特征已揭示如上，然而熟悉本领域的技术人员仍可能基于本实用新型的教示及揭示而作种种不背离本实用新型精神的替换及修饰，因此，本实用新型保护范围应不限于实施例所揭示的内容，而应包括各种不背离本实用新型的替换及修饰，并为本专利申请权利要求所涵盖。