一种连锁控制器及其实验平台的制作方法

本实用新型涉及计算机技术领域，特别是涉及一种连锁控制器及其实验平台。

背景技术：

随着计算机技术的发展，处理器逐渐从单核(Single-core)进入多核(Multi-core)应用时代，基于多处理器的并行计算机也被广泛应用；此外，云计算、大数据等新的应用，不单单意味着处理器核数量的增多，更是对单片处理器本身体系架构、多片处理器的计算机整体架构等提出了更多架构上的挑战。

基于并行计算机的广泛应用，用于多路并行计算应用方面的教学实验平台应运而生，该教学实验平台使基于多路并行计算方面知识的教学方式不再局限于理论或虚拟环境下模拟体验，而是更加侧重于实践。学生通过在教学实验平台中手动配置多路处理器进行实践体验并行计算实验，可以很好地完成并行算法及并行计算机系统结构实验。

其中，在上述教学实验平台中包含基于多路并行计算搭建的分布式控制系统；而连锁保护系统是分布式控制系统的重要组成部分，连锁保护系统可实现流程和部件间的安全连锁逻辑，从而达到保护分布式控制系统中关键设备的目的。在连锁保护系统中，若需要更改连锁逻辑，就要重新设计电路，或者现场编程，使得连锁保护系统的响应时间在几十毫秒(ms)级别，甚至更长，无法满足快连锁保护系统对响应时长的需求。

技术实现要素：

鉴于上述问题，提出了克服上述问题或者至少部分地解决上述问题的一种连锁控制器，以解决现有的连锁保护系统的响应时间在几十ms级别，甚至更长，无法满足快连锁保护系统对响应时长的需求的问题。

为了解决上述问题，一方面，本实用新型实施例公开了一种连锁控制器，包括：控制芯片；其中，所述控制芯片连接有PCI接口芯片，所述PCI接口芯片作为PCI总线的接口芯片，通过PCI连接器与所述PCI总线连接；所述控制芯片还连接有多个I/O通道，所述I/O通道通过连接器与处理器连接，一个所述I/O通道对应一个所述处理器上的输入管脚和输出管脚；所述处理器的输入管脚的电平发生变化时，所述处理器通过所述PCI总线发送中断信号给所述PCI总线上的控制器，通过所述PCI总线上的控制器驱动传输回所述控制芯片，所述控制芯片根据所述中断信号，控制所述处理器的输出管脚的电平相应变化。

优选地，所述控制芯片连接有128个I/O通道。

优选地，所述连锁控制器包括多路所述处理器。

优选地，所述PCI接口芯片连接有配置ROM。

优选地，所述控制芯片还连接有配置芯片。

优选地，所述控制芯片还连接有时钟芯片，所述时钟芯片还与所述PCI接口芯片连接。

优选地，所述控制芯片还连接有复位芯片。

优选地，所述控制芯片为龙芯2H芯片。

优选地，所述处理器为龙芯3ACPU。

本实用新型实施例包括以下优点：

本实用新型中提供一种连锁控制器：所述连锁控制器中的控制芯片上电加载程序启动后，当处理器的输入管脚的电平发生变化时，相应的逻辑关系改变，处理器由输出管脚将中断信号通过外设部件互连标准(Peripheral Component Interconnect，简称PCI)总线发送给PCI总线上的控制器，通过PCI总线上的控制器中LINUX驱动，经由传输控制协议(Transmission Control Protocol，简称TCP)/网际协议(Internet Protocol，简称IP)协议，传输回上层控制芯片，控制芯片会根据返回的中断信号，动态变更输入/输出(input/output，简称I/O)通道逻辑关系，控制处理器输出管脚的电平相应变化，最终使得I/O动态重构控制系统在几十微秒(μs)量级的响应时间内，改变输出电平，实现快速动态锁定。可见，当用户需要更改连锁逻辑时，不再需要重新设计电路或者手动编写程序到控制芯片中，控制芯片可以根据中断信号自动完成新的逻辑程序的更新，使得连锁保护系统的响应时间在几十μs级别，满足快连锁保护系统对响应时长的需求。

另一方面，本实用新型实施例公开了一种连锁控制器实验平台，包括上述连锁控制器。

所述连锁控制器实验平台与上述连锁控制器相对于现有技术所具有的优势相同，在此不再赘述。

附图说明

图1是本实用新型的连锁控制器的第一结构框图；

图2是本实用新型的连锁控制器的第二结构框图；

图3是本实用新型的四路处理器的结构框图。

具体实施方式

为使本实用新型的上述目的、特征和优点能够更加明显易懂，下面结合附图和具体实施方式对本实用新型作进一步详细的说明。

实施例一

参见图1，本实施例提供一种连锁控制器，包括：控制芯片10；其中，控制芯片10连接有PCI接口芯片20，PCI接口芯片20作为PCI总线的接口芯片，通过PCI连接器30与PCI总线连接；控制芯片10还连接有多个I/O通道40，I/O通道40通过连接器50与处理器60连接；该连锁控制器中包含多个处理器60，一个I/O通道40对应一个处理器60上的输入管脚和输出管脚；处理器60的输入管脚的电平发生变化时，生成中断信号，处理器60通过PCI总线发送中断信号给PCI总线上的控制器，通过PCI总线上的控制器中LINUX驱动，经由TCP/IP协议，将中断信号传输回上层控制芯片10，控制芯片10根据传输的中断信号，控制处理器60的输出管脚的电平相应变化。

本实用新型中的连锁控制器的工作过程为：连锁控制器中的控制芯片10上电加载程序启动，控制芯片10启动过程中，读取配置信息并锁定处理器60的I/O通道40的数量；控制芯片10根据读取的配置信息自动设定I/O通道40的输入输出状态以及相应的逻辑关系。其中，配置信息用于开机启动时对初始化数据信息进行获取，以设定I/O通道40的状态和逻辑关系，I/O通道40的状态既包括输入状态也包括输出状态。当处理器60的输入管脚的电平发生变化时，相应的I/O通道40的逻辑关系也发生改变；当处理器60发现输入管脚的电平发生变化时，生成中断信号；处理器60由输出管脚将中断信号通过PCI总线发送给PCI总线上的控制器，通过PCI总线上的控制器中LINUX驱动，经由TCP/IP协议，依次通过PCI连接器和PCI接口芯片传输回上层控制芯片10，控制芯片10根据返回的传输结果，即传输结果为中断信号，会动态变更I/O通道40的逻辑关系(即连锁逻辑)，控制处理器60输出管脚的电平相应变化，最终使得I/O动态重构控制系统在几十μs量级的响应时间内，改变输出电平，实现快速动态锁定。可见，当用户需要更改连锁逻辑时，不再需要重新设计电路或者手动编写程序到控制芯片10中，只需要控制芯片10将根据配置信息得到的逻辑表(即逻辑关系)通过驱动传输给控制芯片10，控制芯片10将自动完成新的逻辑程序的更新，使得连锁保护系统连锁逻辑更改的响应时间在几十μs级别，满足快连锁保护系统对响应时长的需求。

其中，只有当处理器60的输入管脚由高电平变化为低电平产生中断信号，处理器60由输出管脚将中断信号通过PCI总线发送给PCI总线上的控制器，通过PCI总线上的控制器中LINUX驱动，经由TCP/IP协议，传输回上层控制芯片10时，控制芯片10接收到的传输结果为中断信号；而处理器60的输入管脚没有发生变化时，控制芯片10接收到的传输结果不是中断信号。因此，在控制芯片10需根据传输结果进行判断，只有传输结果为中断信号时，才会动态变更I/O通道40的逻辑关系，控制处理器60输出管脚的电平相应变化。

需要说明的是，在本发明实施例中，提及的“I/O动态重构控制系统”和“连锁保护系统”可表示同一系统，其中，“I/O动态重构控制系统”是基于该系统能够实现的功能而言的，而“连锁保护系统”是基于该系统能够实现的效果而言的。

参见图2，优选地，控制芯片10可为定制开发的龙芯2H芯片，处理器60为龙芯3A中央处理器(Central Processing Unit，简称CPU)。

参见图2，优选地，控制芯片10连接有128个I/O通道40。

上述连锁控制器可应用于教学实验平台中，连锁控制器主要由定制开发的龙芯2H芯片和龙芯3ACPU组成，其中，龙芯2H芯片可做成连锁控制器的主板。连锁控制器采用PCI接口，支持128个独立的I/O通道，这些I/O通道可由个人计算机(personal computer，简称PC)通过TCP/IP接口，设置成输入和输出两种状态，同时可以修改输入通道和输出通道的关联关系。当I/O通道的输入输出状态发生改变时，可以通过中断方式回馈更新PC机软件显示的所有通道状态。采用Verilog语言控制一共128个通道，通过Verilog编程以及硬件电路的优化设计，每个通道可以对应龙芯3ACPU的两个管脚，一个管脚作为输入，另一个管脚作为输出。一个输出通道对应一个输入通道，每个输出通道最高可对应64个输入通道中的任一个输入通道，考虑到连锁安全要求，所有输入通道都是以高电平为有效。

本实施例中的连锁控制器可具体应用在多路I/O动态重构控制系统中，以作为操作终端。将龙芯3ACPU所需的连锁逻辑配置文件、配置只读存储器(Read-Only Memory，简称ROM)文件和操作系统加载到相应的存储器(如ROM)，然后控制龙芯2H主板上电加载程序启动，并从ROM中读出连锁逻辑配置文件，根据连锁逻辑配置文件读取的逻辑表，设定128个I/O通道的输入输出状态以及相应逻辑关系。当龙芯3ACPU输入管脚的电平发生变化时，根据内置的逻辑关系，连锁控制器在几十μs量级的响应时间内，改变龙芯3ACPU输出管脚的电平，从而实现快速连锁功能。同时龙芯3ACPU通过输出管脚将中断信号通过PCI总线发送给PCI总线上的控制器，通过PCI总线上的控制器中LINUX驱动，经由TCP/IP协议，传输回上层PC机，更新连锁状态显示。当用户需要更改连锁逻辑时，不再需要重新设计电路或者现场通过JTAG下载程序到龙芯2H主板中，只需要在上位机(即上层PC机)将逻辑表通过LINUX驱动传输给Verilog程序，龙芯2H主板将自动完成新的逻辑程序的更新。

本发明实施例中，图1和图2均为仅包含一路处理器的连锁控制器示意图，参见图3，其中，连锁控制器包括多路处理器60。

图3以四路处理器60为例，处理器60选用龙芯3ACPU，图3中的每个处理单元表示一颗龙芯3ACPU，每个处理单元内均包含电源变换子单元，电源变换子单元用于实现电源变换，电源变换指的是断电重启复位的电源变化；龙芯3ACPU连接多种接口，如Double Data Rate(简称DDR)2内存接口、串口、基本输入输出系统(Basic Input Output System，简称BIOS)接口，龙芯3ACPU内置千兆以太网，四颗龙芯3ACPU内置的千兆以太网均连接系统互联网络，可以实现与控制芯片10、PCI接口芯片20之间的相互连接通信。

其中，图3仅示出了龙芯3A的结构图，而控制芯片10和PCI接口芯片20可参见图1和图2。

参见图1和图2，优选地，PCI接口芯片20连接有配置ROM70。

配置ROM70内置配置信息，控制芯片10经PCI接口芯片20从配置ROM70中读取配置信息。

参见图1和图2，优选地，控制芯片10还连接有配置芯片80。

控制芯片10启动过程中，会初始化配置芯片80，配置芯片80通过读取配置ROM70中的配置信息来锁定处理器60的I/O通道40，即配置芯片80根据读取的配置信息自动设定I/O通道40的输入输出状态以及相应的逻辑关系。当处理器60的输入管脚的电平发生变化时，I/O通道40相应的逻辑关系改变，处理器60由输出管脚将中断信号通过PCI总线发送给PCI总线上的控制器，通过PCI总线上的控制器上LINUX驱动，经由TCP/IP协议，传输回上层控制芯片10，控制芯片10会根据返回的输出结果发送相应指令给配置芯片80，配置芯片80收到指令后，会动态变更I/O通道40的逻辑关系；控制芯片10控制处理器60输出管脚的电平相应变化，最终使得连锁控制器在几十μs量级的响应时间内，改变输出电平，实现快速动态锁定。

优选地，控制芯片10还连接有时钟芯片90，时钟芯片90还与PCI接口芯片20连接。

时钟芯片90是用于同步电路中时钟的基础频率；可选的，时钟芯片90用于为控制芯片10计时。

优选地，控制芯片10还连接有复位芯片100。

复位芯片100用于使控制芯片10恢复到起始状态。

本实施例中的连锁控制器采用龙芯2H芯片软硬件技术，具备标准PCI接口，采用最新LINUX内核驱动编程技术，实现快速构建多路I/O的控制系统，满足了连锁保护系统对于μs级响应时间的需求，同时可快速动态更改连锁控制器逻辑，避免了需要重新设计电路周期长，设计复杂等缺点，从而为进一步提高快连锁保护系统性能，是一种基于PCI总线的多路I/O可动态重构的快连锁控制器。

另外，上述连锁控制器采用标准的PCI接口，可与任何采用此类接口的MIPS32架构CPU板块进行连接，提高了系统的稳定性和延展性。同时，连锁控制器是基于多路I/O的控制器，每路I/O通道40都可由用户自定义输入状态或者输出状态，克服了一般硬件线路固定输入输出状态的缺点，具备更多的灵活性。连锁控制器具有可动态重构特性，通过预先编写的专用设备驱动程序以及考虑详尽的芯片逻辑，提供控制器内部的逻辑动态可重构定义功能，避免了通常繁琐的硬件编程，适用于各种需要修改锁逻辑的控制系统。最为重要的是，连锁控制器具有快连锁特性，整个系统对于外部信号的响应时间完全由硬件电路实现，可达到几十μs量级，适合各种对连锁时间要求有着严格限制的高端锁控制系统。

在本实施例提供的连锁控制器的支持下，实验平台的系统软件在MIPS32CPU平台基础上可以进行全系统的软件层设计，同时还在龙芯2H主板的硬件平台上配置了串口、显示接口、以太网等计算机常见接口，以及提供这些接口的配套驱动等软件代码。需要说明的是，实验平台提供强大的基于MIPS32规范的CPU核，该CPU核支持标准MIPS32指令集。上述CPU逻辑提供全套源代码及配套文档说明书，并采用模块化配置，方便开发者进行修改和重新编译。

本实施例主要提出了一种可配置的处理器设计开发实验平台，通过龙芯2H主板来进行不同的存储单元的烧写和控制，同时也提出了可动态构建多路I/O控制器、CPU核、启动器和操作系统，并通过龙芯2H主板来进行配置切换和权限控制。

在基于可动态构建多路I/O控制器设计开发实验平台中,灵活的授权方式可提供相关接口控制器模块的授权(硬核授权或单独的源码级授权)，还可提供这些接口的配套驱动，并通过龙芯2H主板来进行不同的存储单元的烧写和控制。

实施例二

本实施例提供一种连锁控制器实验平台，包括上述实施例中的连锁控制器。

本实施例的连锁控制器实验平台中的连锁控制器的工作过程为：连锁控制器中的控制芯片10上电加载程序启动，控制芯片10启动过程中，读取配置信息并锁定处理器60的I/O通道40的数量，即根据读取的配置信息自动设定I/O通道40的输入输出状态以及相应的逻辑关系。其中，配置信息用于开机启动时对初始化数据信息进行获取，以设定I/O通道40的状态，I/O通道40的状态既有输入状态也有输出状态。当处理器60的输入管脚的电平发生变化时，I/O通道40相应的逻辑关系也发生改变，处理器60由输出管脚将中断信号通过PCI总线发送给PCI总线上的控制器，通过PCI总线上的控制器中LINUX驱动，经由TCP/IP协议，传输回上层控制芯片10，控制芯片10根据返回的传输结果，即传输结果为中断信号，会动态变更I/O通道40的逻辑关系，控制处理器60输出管脚的电平相应变化，最终使得I/O动态重构控制系统在几十μs量级的响应时间内，改变输出电平，实现快速动态锁定。可见，当用户需要更改连锁逻辑时，不再需要重新设计电路或者手动编写程序到控制芯片10中，只需要控制芯片10将根据配置信息得到的逻辑表通过驱动传输给控制芯片10，控制芯片10将自动完成新的逻辑程序的更新，使得连锁保护系统连锁逻辑更改的响应时间在几十μs级别，满足快连锁保护系统对响应时长的需求。

更多连锁控制器实验平台的有效效果可参见实施例一中的相应内容，在此不再赘述。

本说明书中的各个实施例均采用递进的方式描述，每个实施例重点说明的都是与其他实施例的不同之处，各个实施例之间相同相似的部分互相参见即可。

本领域内的技术人员应明白，本实用新型实施例的实施例可提供为方法、装置、或计算机程序产品。因此，本实用新型实施例可采用完全硬件实施例、完全软件实施例、或结合软件和硬件方面的实施例的形式。而且，本实用新型实施例可采用在一个或多个其中包含有计算机可用程序代码的计算机可用存储介质(包括但不限于磁盘存储器、CD-ROM、光学存储器等)上实施的计算机程序产品的形式。

本实用新型实施例是参照根据本实用新型实施例的方法、终端设备(系统)、和计算机程序产品的流程图和/或方框图来描述的。应理解可由计算机程序指令实现流程图和/或方框图中的每一流程和/或方框、以及流程图和/或方框图中的流程和/或方框的结合。可提供这些计算机程序指令到通用计算机、专用计算机、嵌入式处理机或其他可编程数据处理终端设备的处理器以产生一个机器，使得通过计算机或其他可编程数据处理终端设备的处理器执行的指令产生用于实现在流程图一个流程或多个流程和/或方框图一个方框或多个方框中指定的功能的装置。

这些计算机程序指令也可存储在能引导计算机或其他可编程数据处理终端设备以预测方式工作的计算机可读存储器中，使得存储在该计算机可读存储器中的指令产生包括指令装置的制造品，该指令装置实现在流程图一个流程或多个流程和/或方框图一个方框或多个方框中指定的功能。

这些计算机程序指令也可装载到计算机或其他可编程数据处理终端设备上，使得在计算机或其他可编程终端设备上执行一系列操作步骤以产生计算机实现的处理，从而在计算机或其他可编程终端设备上执行的指令提供用于实现在流程图一个流程或多个流程和/或方框图一个方框或多个方框中指定的功能的步骤。

尽管已描述了本实用新型实施例的优选实施例，但本领域内的技术人员一旦得知了基本创造性概念，则可对这些实施例做出另外的变更和修改。所以，所附权利要求意欲解释为包括优选实施例以及落入本实用新型实施例范围的所有变更和修改。

最后，还需要说明的是，在本文中，诸如第一和第二等之类的关系术语仅仅用来将一个实体或者操作与另一个实体或操作区分开来，而不一定要求或者暗示这些实体或操作之间存在任何这种实际的关系或者顺序。而且，术语“包括”、“包含”或者其任何其他变体意在涵盖非排他性的包含，从而使得包括一系列要素的过程、方法、物品或者终端设备不仅包括那些要素，而且还包括没有明确列出的其他要素，或者是还包括为这种过程、方法、物品或者终端设备所固有的要素。在没有更多限制的情况下，由语句“包括一个……”限定的要素，并不排除在包括所述要素的过程、方法、物品或者终端设备中还存在另外的相同要素。

以上对本实用新型所提供的一种连锁控制器和一种连锁控制器实验平台，进行了详细介绍，本文中应用了具体个例对本实用新型的原理及实施方式进行了阐述，以上实施例的说明只是用于帮助理解本实用新型的方法及其核心思想；同时，对于本领域的一般技术人员，依据本实用新型的思想，在具体实施方式及应用范围上均会有改变之处，综上所述，本说明书内容不应理解为对本实用新型的限制。