1.一种大数据运算加速系统，其特征在于，包括2个以上运算芯片，所述运算芯片包括N个内核core、N个数据通道(lane)和至少一个存储单元，所述数据通道(lane)包括发送接口(tx)和接收接口(rx)，所述内核core和数据通道(lane)一一对应，所述内核core通过数据通道(lane)发送和接收数据；所述2个以上运算芯片通过所述发送接口(tx)和所述接收接口(rx)进行连接传输数据；所述至少一个存储单元用于分布式存储数据，运算芯片的每个内核core能够从所在运算芯片的存储单元获取数据，也能够从其他运算芯片的存储单元获取数据；其中N为大于等于4的正整数。
2.根据权利要求1所述的系统，其特征在于，所述运算芯片的所述发送接口(tx)和所述接收接口(rx)为serdes接口，所述运算芯片之间通过serdes接口进行通信。
3.根据权利要求1或2所述的系统，其特征在于，所述数据通道(lane)进一步包括接收地址判断单元、发送地址判断单元；接收地址判断单元一端连接于接收接口(rx)，接收地址判断单元另一端连接于内核core；发送地址判断单元一端连接于发送接口(tx)，发送地址判断单元另一端连接于内核core；接收地址判断单元和发送地址判断单元相互连接。
4.根据权利要求3所述的系统，其特征在于，接收接口(rx)接收相邻一侧运行芯片发送的数据帧，将所述数据帧发送给接收地址判断单元，接收地址判断单元将所述数据帧发送给内核core，同时将所述数据帧发送给发送地址判断单元；发送地址判断单元接收所述数据帧，将所述数据帧发送给发送接口(tx)，发送接口将所述数据帧发送给相邻另一侧运行芯片。
5.根据权利要求3所述的系统，其特征在于，内核core产生数据帧，将所述数据帧发送给发送地址判断单元，发送地址判断单元将所述数据帧发送给发送接口(tx)，发送接口(tx)将所述数据帧发送给相邻一侧的运行芯片。
6.根据权利要求3所述的系统，其特征在于，所述接收地址判断单元和发送地址判断单元通过先进先出存储器进行相互连接。
7.根据权利要求1或2所述的系统，其特征在于，所述存储单元包括多个存储器，所述多个存储器连接到至少一个存储控制单元；所述至少一个存储控制单元用于控制所述多个存储器的数据读取或者存储。
8.根据权利要求7所述的系统，其特征在于，所述存储器包括至少两个存储子单元和存储控制子单元；存储控制子单元通过接口与所述至少一个存储控制单元中的每一个连接，所述存储控制子单元用于控制所述至少两个存储子单元的数据读取或者存储。
9.根据权利要求8所述的系统，其特征在于，所述存储子单元为SRAM存储器。
10.根据权利要求1或2所述的系统，其特征在于，所述2个以上运算芯片连接成环形。
11.根据权利要求1或2所述的系统，其特征在于，所述2个以上运算芯片不连接外部存储单元。
12.根据权利要求1或2所述的系统，其特征在于，所述运算芯片进一步包括第一数据接口(130)与外部主机相连，用于接收外部数据或者控制指令。
13.根据权利要求12所述的系统，其特征在于，所述运算芯片将外部数据存储到所述2个以上运算芯片的至少一个存储单元。
14.根据权利要求12所述的系统，其特征在于，所述第一数据接口为UART控制单元。
15.根据权利要求8所述的系统，其特征在于，所述N个内核core和所述至少一个存储控制单元中的每一个相连；根据所述N个内核core的操作命令，从所述多个存储器中读写数据。
16.根据权利要求15所述的系统，其特征在于，内核core将产生的数据发送给所述至少一个存储控制单元，所述至少一个存储控制单元将数据发送给所述存储控制子单元，所述存储控制子单元将数据存储到存储子单元中。
17.根据权利要求16所述的系统，其特征在于，运算芯片内核core获取其他运算芯片发送的获取数据命令，运算芯片内核core通过数据地址判断数据是否存储在本运算芯片的存储单元中，如果存在则向所述至少一个存储控制单元发送数据读取命令；所述至少一个存储控制单元将数据读取命令发送给对应的存储控制子单元，存储控制子单元从存储子单元获取数据，存储控制子单元将所述获取数据发送给至少一个存储控制单元，至少一个存储控制单元将所述获取数据发送给内核core，内核core将所述获取数据发送给发送地址判断单元，发送地址判断单元将所述获取数据发送给发送接口(tx)，发送接口将所述获取数据发送给相邻的运行芯片。
18.根据权利要求1或2所述的系统，其特征在于，所述运算芯片用于执行加密运算，卷积计算中的一种或者多种。
19.根据权利要求18所述的系统，其特征在于，所述运算芯片分别执行独立的运算，每个计算单元分别计算结果。
20.根据权利要求18所述的系统，其特征在于，所述运算芯片用于执行协同运算，每个运算芯片根据其他运算芯片的计算结果进行运算。
21.根据权利要求12所述的系统，其特征在于，所述至少一个第一数据接口(130)接收外部指令初始化配置所述2个以上运算芯片的存储单元，对所述2个以上运算芯片的存储单元中的存储子单元进行统一编址。
22.根据权利要求12所述的系统，其特征在于，所述运算芯片能通过所述至少一个第一数据接口(130)把计算结果向外传输。
23.根据权利要求1或2所述的系统，其特征在于，所述内核core用于数据计算，数据存储控制。
24.一种大数据运算加速系统，其特征在于，包括2个以上运算芯片，所述2个以上运算芯片连接成环形；所述运算芯片包括数据发送接口(tx)、数据接收接口(rx)和所述至少一个存储单元，所述数据发送接口(tx)和接收接口(rx)为serdes接口，所述运算芯片之间通过serdes接口进行数据通信；运算芯片的每个内核core能够从所在运算芯片的存储单元获取数据，也能够从其他运算芯片的存储单元获取数据。
25.一种大数据运算加速系统，其特征在于，包括2个以上运算芯片，所述2个以上运算芯片信号连接成环形；所述运算芯片包括数据发送接口(tx)、数据接收接口(rx)和所述至少一个存储单元，所述数据发送接口(tx)和接收接口(rx)为serdes接口，所述运算芯片之间通过serdes接口进行数据通信；所述2个以上运算芯片的所述至少一个存储单元用于分布式存储数据，所述运算芯片不外接内存单元。
26.一种大数据运算加速系统，其特征在于，包括2个以上运算芯片，所述运算芯片包括N个内核core、N个数据通道(lane)和至少一个存储单元，所述数据通道(lane)包括发送接口(tx)和接收接口(rx)，所述内核core和数据通道(lane)一一对应，所述内核core通过数据通道(lane)发送和接收数据；所述2个以上运算芯片通过所述发送接口(tx)和所述接收接口(rx)进行连接传输数据；所述至少一个存储单元用于分布式存储数据；其中N为大于等于4的正整数。