技术总结
本实用新型实施例提供一种大数据运算加速系统，包括2个以上运算芯片，运算芯片包括N个内核、N个数据通道和至少一个存储单元，数据通道包括发送接口和接收接口，内核和数据通道一一对应；2个以上运算芯片通过发送接口和接收接口进行连接传输数据；至少一个存储单元用于分布式存储数据。该系统中取消了芯片外接内存，将存储单元设置在ASIC芯片内部，减少了ASIC芯片从外部读取数据的时间，加快了芯片运算速度。多个ASIC芯片共享存储单元，这样不仅减少了存储单元的数量，也减少了ASIC运算芯片之间的连接线，简化了系统构造，减低了ASIC芯片的成本。同时，多个运算芯片之间采用serdes接口技术进行数据传输，提高了在多个ASIC芯片之间数据传输的速率。
技术研发人员：秦强
受保护的技术使用者：北京比特大陆科技有限公司
技术研发日：2018.10.30
技术公布日：2019.07.23