一种用于唤醒处理器的装置和方法与流程

本发明总体上涉及处理器领域，具体而言，涉及一种用于唤醒处理器的装置。此外，本发明还涉及一种用于唤醒处理器的方法。

背景技术：

在一般情况下，处理器在空闲时会进入休眠模式，在这样的休眠模式下，处理器以极低的功率运行以降低功耗。为了唤醒处理器，目前采用单个内部rc振荡器(rcosc)来生成系统时钟以唤醒处理器以及其它周边电路。

唤醒处理器的理想情况是，高速地唤醒处理器，同时保持低功耗和系统时钟的高精度。然而，实际情况是，为了高速唤醒处理器，必须采用较大参考电流，这会造成高功耗，由此不能满足许多低功耗应用场景的要求。而且，系统时钟需要一定时间来达到较高精度，这又妨碍了高速启动。

目前需要一种具有低功耗、高唤醒速度和高时钟精度的唤醒机制。

技术实现要素：

从现有技术出发，本发明的任务是提供用于唤醒处理器的一种装置和一种方法，通过该装置或该方法，可以实现处理器的高速唤醒，同时保持低功耗和高系统时钟精度。

在本发明的第一方面，该任务通过一种用于唤醒处理器的装置来解决，其中所述处理器能够工作在下列模式中：

待机模式，在待机模式下，处理器处于待机状态；以及

运行模式，在运行模式下，处理器能够以比中断阶段下更高的负荷运行，其中在中断阶段，所述处理器被从待机模式唤醒并进入运行模式；

所述装置包括：

第一偏置电路，其被配置为在中断阶段向振荡器提供第一参考电流；

第二偏置电路，其被配置为在运行模式下向振荡器提供第二参考电流，其中第二参考电流小于第一参考电流，并且第二参考电流的精度大于第一电流的精度；以及

振荡器，其被配置为根据所提供的参考电流提供用于唤醒处理器的系统时钟，其中由所述振荡器输出的系统时钟的精度与所提供的参考电流的精度成正相关关系，并且所述振荡器的启动速度与所提供的参考电流的大小成正相关关系。

在本发明的一个扩展方案中规定，所述处理器是微控制单元mcu、通用处理器或专用处理器，并且所述振荡器是rc振荡器rcosc。在此应当指出，本发明可以应用于其它处理器，尤其是要求低功耗、高唤醒速度和高时钟精度的处理器、如专用处理器、通用处理器等等。

在本发明的一个优选方案中规定，中断阶段的长度为1-10μs。通过该优选方案，可以实现高速、低功耗和高精度之间的较好折中，这是因为，本发明人发现，从开始唤醒起(即从终端阶段开始时)过了几μs，处理器或系统才需要高精度低功耗的系统时钟。由此通过配置中断阶段的长度，可以较好地实现上述折中。

在本发明的另一优选方案中规定，所述振荡器包括振荡电路，所述振荡电路包括：

三个串联的反相器，包括第一反相器、第二反相器和第三反相器，其中第一反相器的输入端与电流源连接，并且第三反相器的输出端输出系统时钟；

与三个反相器对应的三个电容，其中每个电容的一端连接在两个反相器之间的线路上并且第二端接地；

多路复用器，其接收第一偏置电路发出的第一参考电流以及第二偏置电路发出的第二参考电流，多路复用器对第一参考电流和第二参考电流进行选择，并输出选择的参考电流；以及

电流源，其接收选择的参考电流，并将由电流源输出的电流传递给振荡器的输入端。

通过该优选方案，可以实现双振荡器的简单配置，由此简化电路并提高系统时钟生成速度。

在本发明的一个扩展方案中规定，参考电流的精度包括参考电流的稳定性。参考电流的精度例如可以表现为电流的幅度的稳定性、即平稳性、电流对温度变化和电压变化的敏感度等等。

在本发明的第二方面，前述任务通过一种用于唤醒处理器的方法来解决，其中所述处理器能够工作在下列模式中：

待机模式，在待机模式下，处理器处于待机状态；以及

运行模式，在运行模式下，处理器能够以比中断阶段下更高的负荷运行，其中在中断阶段，所述处理器被从待机模式唤醒并进入运行模式；

该方法包括下列步骤：

在中断阶段向振荡器提供第一参考电流；

在运行模式下向振荡器提供第二参考电流，其中第二参考电流小于第一参考电流，并且第二参考电流的精度大于第一电流的精度；

根据所提供的参考电流生成相应系统时钟；以及

使用所述系统时钟唤醒所述处理器。

在本发明的一个优选方案中规定，根据所提供的参考电流生成相应系统时钟包括：

根据第一参考电流以第一速度生成第一系统时钟；

根据第二参考电流以第二速度生成第二系统时钟，其中第二速度小于第一速度，并且第二系统时钟的精度大于第一系统时钟的精度。

通过该优选方案，可以同时实现高速启动、高系统时钟精度和低功耗。

本发明至少具有下列有益效果：(1)通过中断阶段提供低精度的大参考电流并且在运行阶段提供高精度的小参考电流，可以实现中断阶段的快速唤醒和运行阶段的低功耗和高系统时钟精度，这是因为本发明人发现，在刚开始唤醒(中断阶段，大约持续几μs)时，系统对功耗和时钟精度均不敏感，此时可以实现具有高振荡器功耗(即大参考电流)和低系统时钟精度的高速唤醒；而在运行阶段(紧接在中断阶段之后)，系统才需要高精度的系统时钟和低功耗的振荡器；(2)由于振荡器需要一定时间才能生成高精度的系统时钟，因此在中断阶段以后的运行模式下正好可以由振荡器提供高精度的系统时钟以满足系统运行需要。

附图说明

下面结合附图参考具体实施例来进一步阐述本发明。

图1示出了根据本发明的用于唤醒处理器的方案的原理。

图2示出了根据本发明的用于唤醒处理器的装置的示意图；以及

图3示出了根据本发明的用于唤醒处理器的装置的系统时钟。

具体实施方式

应当指出，各附图中的各组件可能为了图解说明而被夸大地示出，而不一定是比例正确的。在各附图中，给相同或功能相同的组件配备了相同的附图标记。

在本发明中，各实施例仅仅旨在说明本发明的方案，而不应被理解为限制性的。

在本发明中，除非特别指出，量词“一个”、“一”并未排除多个元素的场景。

在此还应当指出，在本发明的实施例中，为清楚、简单起见，可能示出了仅仅一部分部件或组件，但是本领域的普通技术人员能够理解，在本发明的教导下，可根据具体场景需要添加所需的部件或组件。

在此还应当指出，在本发明的范围内，“相同”、“相等”、“等于”等措辞并不意味着二者数值绝对相等，而是允许一定的合理误差，也就是说，所述措辞也涵盖了“基本上相同”、“基本上相等”、“基本上等于”。

另外，本发明的各方法的步骤的编号并未限定所述方法步骤的执行顺序。除非特别指出，各方法步骤可以以不同顺序执行。

此外，本发明尽管是以微控制单元mcu为例来阐述的，但是这仅仅是示例性的。相反，本发明也可以用于其它处理器。

图1示出了根据本发明的用于唤醒处理器的方案的原理。

本发明的方案基于发明人的如下洞察：处理器一般运行如下，在运行模式1中，处理器以较高负荷和较高时钟精度执行各项操作，此时需要功耗；当处理器在接收到待机指令后进入待机模式2时，处理器以极低功耗仅仅执行最基本的操作；当处理器被中断以执行相应操作时，处理器处于中断阶段、即被唤醒的阶段，在中断阶段以后，处理器又以较高负荷和较高时钟精度运行在运行模式，而在中断阶段，即刚唤醒时，对于功耗不敏感，对精度也不敏感，仅仅需要高速唤醒，而是在过了一段时间、如几us之后的运行模式中，系统才需要高精度的系统时钟和低的功耗，因此在本发明中，通过在中断阶段中采用大的低精度的参考电流(也称偏置电流)并且在之后的运行阶段采用小的高精度的参考电流，可以满足系统的高速唤醒、低功耗和高精度系统时钟的要求。

图2示出了根据本发明的用于唤醒处理器的装置100的示意图。

如图1所示，用于唤醒处理器的装置100例如用于为处理器(未示出)在休眠模式下提供系统时钟，即提供用于唤醒处理器的系统时钟。处理器包括各种处理器、例如微控制单元mcu、通用处理器、专用处理器等等。处理器能够工作在下列模式中：

·待机模式，在待机模式下，处理器处于待机状态。例如，待机模式可以包括各种休眠模式、如深度休眠模式和睡眠模式、以及各种超低功耗模式，其中处理器以极低的功耗执行最基本的操作或者处于睡眠状态。

·运行模式，在所述模式下，处理器能够以比中断阶段下更高的负荷运行，其中在中断阶段，所述处理器被从待机模式唤醒并进入运行模式。运行模式例如包括满负荷模式、普通运行模式等可正常执行各种操作的模式。中断阶段是指处理器被唤醒以执行某项任务的阶段。在本发明中，中断阶段可以持续某个时间段、例如1μs至10μs。

装置100包括：

·第一偏置电路101，其被配置为在中断阶段向振荡器103提供第一参考电流。第一偏置电路101例如是低精度、大电流的偏置电路。

·第二偏置电路102，其被配置为在运行模式下向振荡器103提供第二参考电流，其中第二参考电流小于第一参考电流，并且第二参考电流的精度大于第一电流的精度。由于第二参考电流小于第一参考电流，因此振荡器在运行模式下的功耗小于振荡器在中断阶段的功耗，而且由于第一参考电流较大，可以使振荡器更快地启动。此外，由于第二参考电流的精度大于第一电流的精度，因此振荡器在运行模式下的精度较高，可满足运行需要，而第一电流的精度较低，可节省成本。第二偏置电路102可以与第一偏置电路101基本同时启动，并且首先由第一偏置电路101提供精度低的参考电流，并且由第二偏置电路102在稳定以后提供高精度的参考电流。

·振荡器103，其被配置为根据所提供的参考电流提供用于唤醒处理器的系统时钟。振荡器例如是rc振荡器。振荡器103可以包括单个振荡电路，其可以根据高精度的参考电流生成高精度的系统时钟，而根据较低的参考电流生成较低精度的系统时钟，而且还可以在大电流的情况下迅速启动。但是在其它实施例中，振荡器103包括多个振荡电路、如第一振荡电路和第二振荡电路，其中第一振荡电路从第一偏置电路101接收第一参考电流，并且第二振荡电路从第二偏置电路102接收第二参考电流，使得第一振荡电路比第二振荡电路具有更高的启动速度(以及更高功耗)，并且由第二振荡电路生成的系统时钟的精度大于由第一振荡电路生成的系统时钟的精度。振荡器103的输出频率(即系统时钟的频率)与参考电流有关，如果电流大，则频率高，反之如果电流小，则频率低。参考电流的精度、如稳定性将决定振荡器的输出频率的稳定性。

下面详细描述图2的实施例中的振荡器103。

振荡器103包括一个振荡电路，振荡电路包括三个串联的反相器1031、1032、1033，以及与三个反相器对应的电容1034、1035、1036。多路复用器105接收第一偏置电路101发出的第一参考电流1011以及第二偏置电路102发出的第二参考电流1021，多路复用器105对第一参考电流1011和第二参考电流1021进行选择，并输出选择的参考电流1051，一电流源104接受选择的参考电流1051，电流源104的输出电流传递给振荡器103的输入端。

通过控制多路复用器105的选择，来控制振荡器103的输入。例如：

在待机模式下，处理器处于待机状态，控制多路复用器105不选择第一参考电流1011和第二参考电流1021；

在中断阶段下，处理器需要低精度电流，控制多路复用器105选择第一参考电流1011；

在运行模式下，处理器需要高精度电流，控制多路复用器105选择第二参考电流1021。

下面的表1示出了第一偏置电路101或第一rcosc或第二偏置电路102或第二rcosc的参考对比。

表1第一和第二偏置电路(rcosc)的参数对比表

本发明至少具有下列有益效果：(1)通过中断阶段提供低精度的大参考电流并且在运行阶段提供高精度的小参考电流，可以实现中断阶段的快速唤醒和运行阶段的低功耗和高系统时钟精度，这是因为本发明人发现，在刚开始唤醒(中断阶段，大约持续几μs)时，系统对功耗和时钟精度均不敏感，此时可以实现具有高振荡器功耗(即大参考电流)和低系统时钟精度的高速唤醒；而在运行阶段(紧接在中断阶段之后)，系统才需要高精度的系统时钟和低功耗的振荡器；(2)由于振荡器需要一定时间才能生成高精度的系统时钟，因此在中断阶段以后的运行模式下正好可以由振荡器提供高精度的系统时钟以满足系统运行需要。

图3示出了根据本发明的用于唤醒处理器的装置的系统时钟。

如图3所示，本发明能够将高速低精度偏置电路101与高精度偏置电路102的优点相组合，以满足系统对低功耗、高唤醒速度和高时钟精度的需要。

在图3中，系统时钟在中断模式下由振荡器irosc2来提供，而在运行模式下由振荡器icosc1来提供。由此可见，本发明可满足系统对低功耗、高唤醒速度和高时钟精度的需要。

虽然本发明的一些实施方式已经在本申请文件中予以了描述，但是本领域技术人员能够理解，这些实施方式仅仅是作为示例示出的。本领域技术人员在本发明的教导下可以想到众多的变型方案、替代方案和改进方案而不超出本发明的范围。所附权利要求书旨在限定本发明的范围，并藉此涵盖这些权利要求本身及其等同变换的范围内的方法和结构。