一种基于可编程逻辑器件的故障确认与通信的方法与流程

本发明涉及计算机领域，并且更具体地，涉及一种基于可编程逻辑器件的故障确认与通信的方法。

背景技术：

cpld/fpga是一款半定制的专用集成电路，具有灵活编程、快速响应、集成度高等系列优点，在前期开发验证及控制应用领域得到越来越广泛的应用。在交换机系统中，通过cpld/fpga芯片控制整个交换机的上、下电时序控制、通信控制、按键检测、风扇转速控制、sfp点灯控制、串口切换及i2c通信切换等。

虽然在系统设计中cpld/fpga的应用以越来越普遍，但目前交换机系统设计中，cpld/fpga设计不会强制实行保护，而是当发生故障时，通过电源芯片自身(即通过电压调节器)保护机制保护交换机系统。但由于电压调节器响应速度较慢，可能导致的“烧板”现象。

因此，如果可以通过cpld/fpga对异常故障实行强制保护将对系统可靠性具有重要意义。

技术实现要素：

鉴于此，本发明实施例的目的在于提出一种基于可编程逻辑器件的故障确认与通信的方法，以快速地对板卡故障进行响应，防止“烧板”现象的发生。

基于上述目的，本发明实施例的一方面提供了一种基于可编程逻辑器件的故障确认与通信的方法，包括以下步骤：

所述可编程逻辑器件对板卡关键标志信号进行实时监测；

响应于监测的信号出现异常，所述可编程逻辑器件在规定时间内对所述出现异常的信号进行连续监测，以确认发生异常；

响应于确认所述异常发生，所述可编程逻辑器件执行故障保护措施并将所述故障信息通知给其他板卡的可编程逻辑器件。

在一些实施方式中，所述可编程逻辑器件包括cpld、fpga。

在一些实施方式中，所述方法用于交换机系统和/或服务器系统。

在一些实施方式中，所述可编程逻辑器件对板卡关键标志信号进行实时监测包括：

所述可编程逻辑器件对电压调节器powergood信号、cpu/pch发送的关键标志信号以及根据项目需求需要监测的其他关键标志信号进行监测。

在一些实施方式中，响应于监测的信号出现异常，所述可编程逻辑器件在规定时间内对所述出现异常的信号进行连续监测，以确认发生异常包括：

响应于监测的信号出现异常，所述可编程逻辑器件记录异常信息并将所述异常信息上传到bmc以日志形式进行存储。

在一些实施方式中，所述响应于确认所述异常发生，所述可编程逻辑器件执行故障保护措施并将所述故障信息通知给其他板卡的可编程逻辑器件包括：

响应于确认所述异常发生，所述可编程逻辑器件输出信号以关断起始电源和/或故障电源。

在一些实施方式中，所述响应于确认所述异常发生，所述可编程逻辑器件执行故障保护措施并将所述故障信息通知给其他板卡的可编程逻辑器件还包括：

所述其他板卡的可编程逻辑器件接收到所述故障信息后，输出信号以关断起始电源和/或故障电源。

在一些实施方式中，所述可编程逻辑器件的时钟信号独立于所述板卡的时钟信号。

在一些实施方式中，所述方法基于模块化设计。

本发明实施例的另一方面提供了一种交换机，所述交换机包括处理器以及存储器，存储器存储有可在处理器上运行的可执行指令，指令由所述处理器执行时实现如前所述的方法。

本发明具有以下有益技术效果：本发明实施例提供的一种基于可编程逻辑器件的故障确认与通信的方法增加故障确认机制与故障通信机制策略，既可以防止信号不稳定带来的误判断从而导致cpld-fpga的错误保护，又可以保证系统在确实发生故障时，cpld-fpga对系统的可靠保护，同时板卡间故障通信机制保证了在发生故障时对整个系统的保护，这对整个系统的稳定及可靠性具有重要意义，同时，由于故障确认与故障通信机制是在已有cpld-fpga上完成的设计，因此不会增加硬件成本。

附图说明

为了更清楚地说明本发明实施例或现有技术中的技术方案，下面将对实施例或现有技术描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本发明的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的实施例。

图1是根据本发明的一种基于可编程逻辑器件的故障确认与通信的方法的流程图；

图2是根据本发明的基于cpld-fpga故障确认机制与故障通信模块化功能示意图；

图3是根据本发明方法的系统总体设计功能示意图。

具体实施方式

以下描述了本发明的实施例。然而，应该理解，所公开的实施例仅仅是示例，并且其他实施例可以采取各种替代形式。附图不一定按比例绘制；某些功能可能被夸大或最小化以显示特定部件的细节。因此，本文公开的具体结构和功能细节不应被解释为限制性的，而仅仅是作为用于教导本领域技术人员以各种方式使用本发明的代表性基础。如本领域普通技术人员将理解的，参考任何一个附图所示出和描述的各种特征可以与一个或多个其他附图中所示的特征组合以产生没有明确示出或描述的实施例。所示特征的组合为典型应用提供了代表性实施例。然而，与本发明的教导相一致的特征的各种组合和修改对于某些特定应用或实施方式可能是期望的。

为使本发明的目的、技术方案和优点更加清楚明白，以下结合具体实施例，并参照附图，对本发明实施例进一步详细说明。

基于上述目的，本发明的实施例一方面提出了一种基于可编程逻辑器件的故障确认与通信的方法，如图1所示，包括以下步骤：

步骤s101：所述可编程逻辑器件对板卡关键标志信号进行实时监测；

步骤s102：响应于监测的信号出现异常，所述可编程逻辑器件在规定时间内对所述出现异常的信号进行连续监测，以确认发生异常；

步骤s103：响应于确认所述异常发生，所述可编程逻辑器件执行故障保护措施并将所述故障信息通知给其他板卡的可编程逻辑器件。

在一些实施例中，所述可编程逻辑器件包括cpld、fpga。cpld-fpga是一款半定制的专用集成电路，具有灵活编程、快速响应、集成度高等系列优点，在前期开发验证及控制应用领域得到越来越广泛的应用。

在一些实施例中，所述方法用于交换机系统和/或服务器系统。目前交换机系统设计中，cpld-fpga设计不会强制实行保护，而是当发生故障时，通过电源芯片自身保护机制保护交换机系统，由于电源芯片相较于cpld-fpga快速时钟响应较慢，因此可以通过cpld-fpga对异常故障实行强制保护。但对于交换机系统，其对稳定性要求非常高，所以在断电保护前必须确认问题发生；对于同一个系统中，如果含有多个cpld-fpga芯片，在发生故障时需要增加交互通信机制，以确保保护机制的有效性。应当理解，根据本发明的方法不仅可以应用于交换机系统的故障检测与保护，对于例如服务器等要求故障检测、确认及通信、保护的领域都具有一定借鉴意义。

在一些实施例中，所述可编程逻辑器件对板卡关键标志信号进行实时监测包括：所述可编程逻辑器件对电压调节器powergood信号、cpu/pch发送的关键标志信号以及根据项目需求需要监测的其他关键标志信号进行监测。在交换机系统中，cpld-fpga会监测所有电源信号和关键信号状态，具体检测信号根据项目需求决定。

在一些实施例中，响应于监测的信号出现异常，所述可编程逻辑器件在规定时间内对所述出现异常的信号进行连续监测，以确认发生异常包括：响应于监测的信号出现异常，所述可编程逻辑器件记录异常信息并将所述异常信息上传到bmc以日志形式进行存储。在交换机运行过程中，基于cpld-fpga可编程器件对电源有效信号和关键信号实时监测，当出现信号异常时，首先会记录错误信息并上传给上层管理控制bmc以日志的形式存储，然后cpld-fpga可编程器件进一步判断是否真的发生异常。

在一些实施例中，所述响应于确认所述异常发生，所述可编程逻辑器件执行故障保护措施并将所述故障信息通知给其他板卡的可编程逻辑器件包括：响应于确认所述异常发生，所述可编程逻辑器件输出信号以关断起始电源和/或故障电源。也即，如果持续发生异常，cpld-fpga可编程器件将通过关断初始可控电源和故障电源的方式实行强制保护。

在一些实施例中，所述响应于确认所述异常发生，所述可编程逻辑器件执行故障保护措施并将所述故障信息通知给其他板卡的可编程逻辑器件还包括：所述其他板卡的可编程逻辑器件接收到所述故障信息后，输出信号以关断起始电源和/或故障电源。即，出现故障的板卡上的cpld-fpga逻辑芯片将通过关断初始可控电源和故障电源的方式实行强制保护，并将这一故障信息通知其它板卡进行保护。

在一些实施例中，所述可编程逻辑器件的时钟信号独立于所述板卡的时钟信号。

在一些实施例中，所述方法基于模块化设计。为便于应用，整个设计采用模块化实现方法，用户不用关心底层代码实现，可以将更多精力放在接口连接和其它设计上，同时，模块化实现方法方便不同项目上移植。

在一些实施例中，通过硬件描述语言实现所述模块化设计。遵循此故障判断与故障通信机制的模块可以通过硬件描述语言verilog进行设计，然后经过综合编译，生成烧录文件。

基于cpld-fpga故障确认机制与故障通信机制模块化功能示意图如图2所示。其中，图2左侧信号是输入信号，其中，“sys_clk”是模块时钟信号、“rst_n”是模块复位信号、“enable”是模块使能信号、“monitor_signal”是输入监测信号，监测信号主要包括vrpwrgd信号以及cpu/pch发送的关键标志信号，具体检测信号根据项目需求决定；图2右侧信号是输出信号，其中“available_protect”是模块有效异常保护信号，这个信号是确认异常信号有效时发出，“protect_others”是模块输出通知其它cpld-fpga异常的信号，这主要通知其它板卡进行异常保护，主要是用来关断最起始电源的使能信号，保证保护的有效性；图2上测信号“monitor_time”是模块参数，用于配置故障发生的确认时间，即该模块在monitor_time参数规定的时间内对发生异常的信号进行进一步的确认；图2下测信号“others_protect”是来自于其他板卡的故障信息，当该信号有效时证明其它板卡发生故障，此时本版卡会执行故障保护机制。

根据本发明的系统总体架构包括板内和板间两部分，在板内流程是：信号监测→异常记录→故障确认→故障保护，在板间流程是：其它板卡异常→故障保护，其中故障确认机制主要体现在板内，故障通信机制主要体现在板间。如图3所示，其中“stby_pg”、“main_power_en”、“main_power_pg”及“key_signal”是监控信号，这些信号作为cpld-fpga故障监控模块的输入；当检测到异常时，首先记录故障信息，然后cpld-fpga内部通过计时器检测一段时间内故障是否持续发生，经过此步骤判断主要是因为交换机系统对可靠性要求很高，防止信号不稳定导致误触发，同时在故障确实发生时进行安全保护。当其它板卡发送故障信息时，也就是其它板卡经过判断后的故障信息，会导致本板卡立即响应故障，即断掉起始电源和故障电源，由于故障不是发生在本板卡内部，因此实际只关断了起始电源。

在技术上可行的情况下，以上针对不同实施例所列举的技术特征可以相互组合，或者改变、添加以及省略等等，从而形成本发明范围内的另外实施例。

从上述实施例可以看出，本发明实施例提供的一种基于可编程逻辑器件的故障确认与通信的方法增加故障确认机制与故障通信机制策略，既可以防止信号不稳定带来的误判断从而导致cpld-fpga的错误保护，又可以保证系统在确实发生故障时，cpld-fpga对系统的可靠保护，同时板卡间故障通信机制保证了在发生故障时对整个系统的保护，这对整个系统的稳定及可靠性具有重要意义；同时，本发明基于cpld-fpga的设计为便于不同项目应用和满足不同项目需求，对整个故障确认与故障通信机制采用模块化与参数化实现方法，由于故障确认与故障通信机制是在已有cpld-fpga上完成的设计，因此不会增加硬件成本。

基于上述目的，本发明实施例的另一个方面，提出了一种交换机的一个实施例，所述交换机包括处理器以及存储器，存储器存储有可在处理器上运行的可执行指令，该指令由所述处理器执行时实现如前所述的方法。

所述执行所述基于可编程逻辑器件的故障确认与通信的方法的交换机的任何一个实施例，可以达到与之对应的前述任意方法实施例相同或者相类似的效果。

最后需要说明的是，本领域普通技术人员可以理解实现上述实施例方法中的全部或部分流程，可以通过计算机程序来指令相关硬件来完成，所述的程序可存储于计算机可读取存储介质中，该程序在执行时，可包括如上述各方法的实施例的流程。其中，所述的存储介质可为磁碟、光盘、只读存储记忆体(rom)或随机存储记忆体(ram)等。

此外，典型地，本发明实施例公开所述的装置、设备等可为各种电子终端设备，例如手机、个人数字助理(pda)、平板电脑(pad)、智能电视等，也可以是大型终端设备，如服务器等，因此本发明实施例公开的保护范围不应限定为某种特定类型的装置、设备。本发明实施例公开所述的客户端可以是以电子硬件、计算机软件或两者的组合形式应用于上述任意一种电子终端设备中。

此外，根据本发明实施例公开的方法还可以被实现为由cpu执行的计算机程序，该计算机程序可以存储在计算机可读存储介质中。在该计算机程序被cpu执行时，执行本发明实施例公开的方法中限定的上述功能。

此外，上述方法步骤以及系统单元也可以利用控制器以及用于存储使得控制器实现上述步骤或单元功能的计算机程序的计算机可读存储介质实现。

此外，应该明白的是，本文所述的计算机可读存储介质(例如，存储器)可以是易失性存储器或非易失性存储器，或者可以包括易失性存储器和非易失性存储器两者。作为例子而非限制性的，非易失性存储器可以包括只读存储器(rom)、可编程rom(prom)、电可编程rom(eprom)、电可擦写可编程rom(eeprom)或快闪存储器。易失性存储器可以包括随机存取存储器(ram)，该ram可以充当外部高速缓存存储器。作为例子而非限制性的，ram可以以多种形式获得，比如同步ram(dram)、动态ram(dram)、同步dram(sdram)、双数据速率sdram(ddrsdram)、增强sdram(esdram)、同步链路dram(sldram)、以及直接rambusram(drram)。所公开的方面的存储设备意在包括但不限于这些和其它合适类型的存储器。

本领域技术人员还将明白的是，结合这里的公开所描述的各种示例性逻辑块、模块、电路和算法步骤可以被实现为电子硬件、计算机软件或两者的组合。为了清楚地说明硬件和软件的这种可互换性，已经就各种示意性组件、方块、模块、电路和步骤的功能对其进行了一般性的描述。这种功能是被实现为软件还是被实现为硬件取决于具体应用以及施加给整个系统的设计约束。本领域技术人员可以针对每种具体应用以各种方式来实现所述的功能，但是这种实现决定不应被解释为导致脱离本发明实施例公开的范围。

结合这里的公开所描述的各种示例性逻辑块、模块和电路可以利用被设计成用于执行这里所述功能的下列部件来实现或执行：通用处理器、数字信号处理器(dsp)、专用集成电路(asic)、现场可编程门阵列(fpga)或其它可编程逻辑器件、分立门或晶体管逻辑、分立的硬件组件或者这些部件的任何组合。通用处理器可以是微处理器，但是可替换地，处理器可以是任何传统处理器、控制器、微控制器或状态机。处理器也可以被实现为计算设备的组合，例如，dsp和微处理器的组合、多个微处理器、一个或多个微处理器结合dsp和/或任何其它这种配置。

结合这里的公开所描述的方法或算法的步骤可以直接包含在硬件中、由处理器执行的软件模块中或这两者的组合中。软件模块可以驻留在ram存储器、快闪存储器、rom存储器、eprom存储器、eeprom存储器、寄存器、硬盘、可移动盘、cd-rom、或本领域已知的任何其它形式的存储介质中。示例性的存储介质被耦合到处理器，使得处理器能够从该存储介质中读取信息或向该存储介质写入信息。在一个替换方案中，所述存储介质可以与处理器集成在一起。处理器和存储介质可以驻留在asic中。asic可以驻留在用户终端中。在一个替换方案中，处理器和存储介质可以作为分立组件驻留在用户终端中。

在一个或多个示例性设计中，所述功能可以在硬件、软件、固件或其任意组合中实现。如果在软件中实现，则可以将所述功能作为一个或多个指令或代码存储在计算机可读介质上或通过计算机可读介质来传送。计算机可读介质包括计算机存储介质和通信介质，该通信介质包括有助于将计算机程序从一个位置传送到另一个位置的任何介质。存储介质可以是能够被通用或专用计算机访问的任何可用介质。作为例子而非限制性的，该计算机可读介质可以包括ram、rom、eeprom、cd-rom或其它光盘存储设备、磁盘存储设备或其它磁性存储设备，或者是可以用于携带或存储形式为指令或数据结构的所需程序代码并且能够被通用或专用计算机或者通用或专用处理器访问的任何其它介质。此外，任何连接都可以适当地称为计算机可读介质。例如，如果使用同轴线缆、光纤线缆、双绞线、数字用户线路(dsl)或诸如红外线、无线电和微波的无线技术来从网站、服务器或其它远程源发送软件，则上述同轴线缆、光纤线缆、双绞线、dsl或诸如红外线、无线电和微波的无线技术均包括在介质的定义。如这里所使用的，磁盘和光盘包括压缩盘(cd)、激光盘、光盘、数字多功能盘(dvd)、软盘、蓝光盘，其中磁盘通常磁性地再现数据，而光盘利用激光光学地再现数据。上述内容的组合也应当包括在计算机可读介质的范围内。

应当理解的是，在本文中使用的，除非上下文清楚地支持例外情况，单数形式“一个”旨在也包括复数形式。还应当理解的是，在本文中使用的“和/或”是指包括一个或者一个以上相关联地列出的项目的任意和所有可能组合。

上述本发明实施例公开实施例序号仅仅为了描述，不代表实施例的优劣。

本领域普通技术人员可以理解实现上述实施例的全部或部分步骤可以通过硬件来完成，也可以通过程序来指令相关的硬件完成，所述的程序可以存储于一种计算机可读存储介质中，上述提到的存储介质可以是只读存储器、磁盘或光盘等。

上述实施例是实施方式的可能示例，并且仅仅为了清楚理解本发明的原理而提出。所属领域的普通技术人员应当理解：以上任何实施例的讨论仅为示例性的，并非旨在暗示本发明实施例公开的范围(包括权利要求)被限于这些例子；在本发明实施例的思路下，以上实施例或者不同实施例中的技术特征之间也可以进行组合，并存在如上所述的本发明实施例的不同方面的许多其它变化，为了简明它们没有在细节中提供。因此，凡在本发明实施例的精神和原则之内，所做的任何省略、修改、等同替换、改进等，均应包含在本发明实施例的保护范围之内。