一种基于FPGA多通道信号发生器波形同步方法及系统与流程

本发明涉及信号发生器输出波形同步技术领域，具体提供一种基于fpga的信号发生器输出同步方法及系统。

背景技术：

信号发生器是一种能提供各种频率、波形和输出电平电信号的设备。在测量各种电信系统或电信设备的振幅特性、频率特性、传输特性及其它电参数时，以及测量元器件的特性与参数时，用作测试的信号源或激励源。

信号发生器又称信号源或振荡器，在生产实践和科技领域中有着广泛的应用。各种波形曲线均可以用三角函数方程式来表示。能够产生多种波形，如三角波、锯齿波、矩形波(含方波)、正弦波的电路被称为函数信号发生器。

信号发生器技术发展至今技术方面已经相对成熟，引导技术潮流的是国外的几大仪器公司，如agilent、tektronix等。相对于国外，国内信号发生器起步晚，但是发展至今也算是能逐渐跟的上国际的脚步，能够利用高新技术开发出达到国际水平的高性能多功能信号发生器。

随着信号发生器技术的不断发展，对多通道信号发生器的同步要求越来越高，如何能够使多通道信号发生器输出波形精准同步，是现有技术中亟需解决的问题。

技术实现要素：

本发明是针对上述现有技术的不足，提供一种设计合理，安全适用的基于fpga多通道信号发生器波形同步系统。

本发明进一步的技术任务是提供一种实用性强的一种基于fpga多通道信号发生器波形同步方法。

本发明解决其技术问题所采用的技术方案是：

一种基于fpga多通道信号发生器波形同步方法是在fpga内部设置以下三部分，a、例化一个带dma的pcieip核，b、在fpga内部搭建一个相位校准模块，经过比较器输入给fpga的信号通过相位校准模块进行粗调的，c、搭建一个da输出波形控制的da控制输出模块；

将带pcie接口的多通道信号发生器插入上位机中，通过上位机发送粗调控制命令给相位校准模块，相位校准模块能够通过查看输出波形数据来自动调节，调节的精度在1ns内；

查看输出的波形需要微调时，通过da控制输出模块da通道的ps级别的走线延迟，反复发送调制参数，查看多通道的波形数据达到同步要求为止。

进一步的，需要进行微调时，是通过调整利用da控制输出模块中highspeedselectio的ip核的对应数据信号的总线长短进行总线延时调整，所需用highspeedselectio的ip核的延时调整范围是0-1250ps，达到ps级别配置。

进一步的，带dma的pcieip核负责与上位机进行数据和命令的交互，并通过axi总线与相位校准模块和da控制输出模块通信。

作为优选，axi总线包括进行数据传输的axistream接口和进行命令传输的axilite接口。

进一步的，相位校准模块是利用其内部的iserdes将经过比较器的信号转换成并行数据，每个通道转换的并行数据进行比较，如果存在不一样就根据比较结果对da颗粒进行输出信号延迟，进行相位调整。

进一步的，da控制输出模块利用axistream接口从上位机介绍多通道da要发送的波形数据，axilite接口从上位机接收控制命令，包括da控制输出模块后连接da芯片的寄存器和利用highspeedselectio进行微调ps级别延迟的控制命令。

一种基于fpga多通道信号发生器波形同步系统由上位机以及设置在pfga上带dma的pcieip核、da控制输出模块、相位校准模块、da芯片和比较器组成；所述上位机与pfga上带dma的pcieip核连接，带dma的pcieip核通过axi总线分别与da控制输出模块和相位校准模块连接，所述da控制输出模块与da芯片连接，da芯片与比较器连接，比较器与相位校准模块连接。

进一步的，所述带dma的pcieip核通过axi总线与da控制输出模块和相位校准模块相连，axi总线包括用于进行数据传输的axistream接口和用于进行命令传输的axilite接口。

进一步的，所述相位校准模块由粗调相位和iserdes子模块组成，粗调相位与iserdes子模块连接。

进一步的，所述da控制输出模块由dac_ctrl子模块、dac_intf子模块、oserdes子模块组成，所述dac_ctrl子模块分别与相位校准模块中的粗调相位和da芯片连接，dac_intf子模块分别与axi总线的axistream接口和oserdes子模块连接，oserdes子模块与da芯片连接；

所述dac_ctrl子模块用于根据上位机配置命令对后端的da芯片进行配置；dac_intf子模块用于对上位机发送的波形数据进行处理，进行数据位宽变化和添加数据处理；oserdes子模块用于对数据并串转换，使得送到da芯片的单通道数据可达到1gbps。

本发明的基于fpga多通道信号发生器波形同步方法及系统和现有技术相比，具有以下突出的有益效果：

本专利适用于多通道信号发生器输出波形需要同步的环境中。对同步要求高的环境中，粗调模块可以使得不同通道的信号达到1ns以内相位，理想情况下微调模块可以是相位达到1ps内，微调模块可满足pcb设计要求高的需求。

附图说明

为了更清楚地说明本发明实施例或现有技术中的技术方案，下面将对实施例或现有技术描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图是本发明的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。

附图1是一种基于fpga多通道信号发生器波形同步系统的结构示意图。

具体实施方式

为了使本技术领域的人员更好的理解本发明的方案，下面结合具体的实施方式对本发明作进一步的详细说明。显然，所描述的实施例仅仅是本发明一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例都属于本发明保护的范围。

下面给出一个最佳实施例：

请参照附图1，本实施例中的基于fpga多通道信号发生器波形同步方法为：

首先，在fpga内部设置以下三部分，a、例化一个带dma的pcieip核，b、在fpga内部搭建一个相位校准模块，经过比较器输入给fpga的信号通过相位校准模块进行粗调的，c、搭建一个da输出波形控制的da控制输出模块。

将带pcie接口的多通道信号发生器插入pc机中。上电，进入系统查看pcie设备枚举成功，通过pcie给多通道信号发生器发送一样的波形数据。用示波器测量输出的波形，查看相位关系不固定；然后通过pc机发送给相位校准模块，相位校准模块能够通过查看输出波形数据来自动调节，调节的精度在1ns内。

查看输出的波形需要微调时，通过da控制输出模块da通道的ps级别的走线延迟，反复发送调制参数，查看多通道的波形数据达到同步要求为止。

需要进行微调时，是通过调整利用da控制输出模块中highspeedselectio的ip核的对应数据信号的总线长短进行总线延时调整，所需用highspeedselectio的ip核的延时调整范围是0-1250ps，可以达到ps级别配置。

带dma的pcieip核负责与pc机进行数据和命令的交互，并通过axi总线的axistream接口进行数据传输，axi总线的axilite接口进行命令传输，数据和命令传输到达da控制输出模块中的dac_intf子模块，dac_ctrl子模块根据上位机配置命令对后端da芯片进行配置，da芯片通过比较器与相位校准模块进行消息的通信。da控制输出模块利用axistream接口从pc机介绍多通道da要发送的波形数据，axilite接口从pc机接收控制命令，包括da控制输出模块后连接da芯片的寄存器和利用highspeedselectio进行微调ps级别延迟的控制命令。

其中，相位校准模块是利用其内部的iserdes将经过比较器的信号转换成并行数据，每个通道转换的并行数据进行比较，如果存在不一样就根据比较结果对da颗粒进行输出信号延迟，进行相位调整。

实现上述方法的基于fpga多通道信号发生器波形同步系统由上位机以及设置在pfga上带dma的pcieip核、da控制输出模块、相位校准模块、da芯片和比较器组成；上位机与pfga上带dma的pcieip核连接，带dma的pcieip核通过axi总线分别与da控制输出模块和相位校准模块连接，da控制输出模块与da芯片连接，da芯片与比较器连接，比较器与相位校准模块连接。

带dma的pcieip核通过axi总线与da控制输出模块和相位校准模块相连，其中，axi总线包括用于进行数据传输的axistream接口和用于进行命令传输的axilite接口。

相位校准模块由粗调相位和iserdes子模块组成，粗调相位与iserdes子模块连接。

da控制输出模块由dac_ctrl子模块、dac_intf子模块、oserdes子模块组成，dac_ctrl子模块分别与相位校准模块中的粗调相位和da芯片连接，dac_intf子模块分别与axi总线的axistream接口和oserdes子模块连接，oserdes子模块与da芯片连接。

其中，dac_ctrl子模块用于根据pc机配置命令对后端的da芯片进行配置，主要配置da芯片的单通道还是双通道、da芯片采样率、da数据采用的是否为补码形式、控制da芯片的幅度和偏置以及控制输出信号的粗调模块延时(1～3ns)。dac_intf子模块用于对pc机发送的波形数据进行处理，进行数据位宽变化和添加数据处理。oserdes子模块用于对数据并串转换，使得送到da芯片的单通道数据可达到1gbps。

上述具体的实施方式仅是本发明具体的个案，本发明的专利保护范围包括但不限于上述具体的实施方式，任何符合本发明的基于fpga多通道信号发生器波形同步方法及系统权利要求书的且任何所述技术领域普通技术人员对其做出的适当变化或者替换，皆应落入本发明的专利保护范围。

尽管已经示出和描述了本发明的实施例，对于本领域的普通技术人员而言，可以理解在不脱离本发明的原理和精神的情况下可以对这些实施例进行多种变化、修改、替换和变型，本发明的范围由所附权利要求及其等同物限定。