一种数据存储扩展接口系统及其控制方法与流程

本发明具体涉及一种数据存储扩展接口系统及其控制方法，属于数据存储技术领域。

背景技术：

随着计算机网络通信的日益普及，计算机数据存储容量的构建越来越重要。目前现有的mcu存储扩展的构建包括以下几种，第一种为通过单片机的p1、p3管脚来扩展存取容量，但是这种存储扩展受p1、p3口数量的限制，扩展的容量是十分有限的，例如普通的mcs51单片机，最多只能扩展256*256个存储器，而且占用了i/o口p1、p3管脚；第二种为通过串口扩展，例如使用串转并芯片74ls164把串口数据转换成并口数据，连接每个存储器的cs管脚，从而实现扩展，但是这种构建的弊端是扩展的越多，串口发送的时间越长，实时性不好，而且占用mcu的串口，增加了难度和成本。mcu的地址管脚个数却限制了存储器的存取容量，使用外存涉及到复杂的协议和驱动。因此，如何能够更多的扩展mcu的存储器以应付超大容量的存储需求，成为该技术领域的人热切需要解决的问题。

技术实现要素：

本发明提供一种突破传统扩展构建的容量限制，满足超大容量的实时存取需求的数据存储扩展接口系统及其控制方法。

本发明为实现上述目的，采用如下技术方案：

一种数据存储扩展接口系统，包括主控制单元、译码器、与门电路、延时触发器、n个i/o扩展芯片、数据存储器；所述主控制单元的低位数据线与第n个i/o扩展芯片的数据输入端相连；所述第n个i/o扩展芯片的数据输出端与数据存储器的数据线连接；所述主控制单元的高位数据线分别与第1个i/o扩展芯片至第n-1个i/o扩展芯片的数据输入端相连；所述第1个i/o扩展芯片至第n-1个i/o扩展芯片的数据输出端分别与数据存储器的地址线连接；所述主控制单元的地址线与译码器的输入端连接；所述译码器的输出端分别与第1个i/o扩展芯片至第n-1个i/o扩展芯片的选通线连接；所述译码器的输出端连接与门电路的第一输入端；所述主控制单元的控制线分别与n个i/o扩展芯片的控制线、与门电路的第二输入端连接；所述与门电路的输出端与延时触发器的输入端连接；所述延时触发器的输出端与数据存储器的控制器连接。

作为本发明的优选技术方案，所述n个i/o扩展芯片均采用74ls373芯片。

作为本发明的优选技术方案，所述译码器均采用74ls138芯片。

作为本发明的优选技术方案，所述数据存储器采用rom存储器或ram存储器。

作为本发明的优选技术方案，所述主控制单元的高位数据线数量与低位数据线数量之和多于数据存储器的数据线数量。

作为本发明的优选技术方案，所述延时触发器采用74abt74芯片。

基于所述的数据存储扩展接口系统的控制方法，包括以下步骤，步骤1、主控制单元发出标准读写时序，主控制单元将地址信号通过高位数据线写入到了第1个i/o扩展芯片至第n-1个i/o扩展芯片，将数据通过低位数据线写入到了第1个i/o扩展芯片至第n-1个i/o扩展芯片；步骤2、第1个i/o扩展芯片至第n-1个i/o扩展芯片将地址信号锁存到输出端，也就是地址信号到达了数据存储器的地址线；第1个i/o扩展芯片至第n-1个i/o扩展芯片将数据锁存到输出端，也就是数据到达了数据存储器的数据线；步骤3、主控制单元的地址线通过译码器选中所有i/o芯片；步骤4、主控制单元的控制线的控制信号及主控制单元的地址线译码后通过与门相与，再经过延时触发器延时后送到数据存储器的控制线；步骤5、数据存储器接收到地址信号，控制信号，数据，并且得到正确的时序。

本发明的技术方案相对于现有技术的有益效果为：

本发明利用了多余的数据线，得到了巨大的寻址空间，突破了主控制单元的地址线限制，数据存储传统扩展构建的容量限制，满足了超大容量的实时存取需求。

附图说明

图1为本发明的结构示意图；

图2为本发明的工作流程示意图。

具体实施方式

为能清楚说明本技术方案的技术特点，下面通过具体实施方式，对本方案进行阐述。

参见附图1，一种数据存储扩展接口系统，包括主控制单元、译码器、与门电路、延时触发器、n个i/o扩展芯片、数据存储器；主控制单元的低位数据线与第n个i/o扩展芯片的数据输入端相连；第n个i/o扩展芯片的数据输出端与数据存储器的数据线连接；主控制单元的高位数据线分别与第1个i/o扩展芯片至第n-1个i/o扩展芯片的数据输入端相连；第1个i/o扩展芯片至第n-1个i/o扩展芯片的数据输出端分别与数据存储器的地址线连接；主控制单元的地址线与译码器的输入端连接；译码器的输出端分别与第1个i/o扩展芯片至第n-1个i/o扩展芯片的选通线连接；译码器的输出端连接与门电路的第一输入端；主控制单元的控制线分别与n个i/o扩展芯片的控制线、与门电路的第二输入端连接；与门电路的输出端与延时触发器的输入端连接；延时触发器的输出端与数据存储器的控制器连接。

n个i/o扩展芯片均采用74ls373芯片。译码器均采用74ls138芯片。数据存储器采用rom存储器或ram存储器。主控制单元的高位数据线数量与低位数据线数量之和多于数据存储器的数据线数量。延时触发器采用74abt74芯片。本发明包括以下步骤，步骤1、主控制单元发出标准读写时序，主控制单元将地址信号通过高位数据线写入到了第1个i/o扩展芯片至第n-1个i/o扩展芯片，将数据通过低位数据线写入到了第1个i/o扩展芯片至第n-1个i/o扩展芯片；步骤2、第1个i/o扩展芯片至第n-1个i/o扩展芯片将地址信号锁存到输出端，也就是地址信号到达了数据存储器的地址线；第1个i/o扩展芯片至第n-1个i/o扩展芯片将数据锁存到输出端，也就是数据到达了数据存储器的数据线；步骤3、主控制单元的地址线通过译码器选中所有i/o芯片；步骤4、主控制单元的控制线的控制信号及主控制单元的地址线译码后通过与门相与，再经过延时触发器延时后送到数据存储器的控制线；步骤5、数据存储器接收到地址信号，控制信号，数据，并且得到正确的时序。

如图2所示，具体工作时，主控制单元mcu通过向某个数据存储器地址的扩写入数据信息；mcu数据线高于存储器数据线数量。其中mcu数据线的高位是存储器的地址信号，mcu数据线的低位是存储器的数据信号。主控制单元的地址线连接数据存储器的部分地址线，主控制单元的高位数据线经过i/o扩展芯片连接部分数据存储器的地址线。

当mcu向数据存储器写数据时，把高位数据作为地址，把低位数据作为数据。

mcu发出标准读写时序，mcu将(数据线-高，实际的存储器地址)地址写入到了第1个i/o扩展芯片至第n-1个i/o扩展芯片，第1个i/o扩展芯片至第n-1个i/o扩展芯片将地址锁存到输出端，也就是地址信号到达了存储器的地址线。第1个i/o扩展芯片至第n-1个i/o扩展芯片将地址信号锁存到输出端，也就是地址信号到达了数据存储器的地址线。高位地址和低位地址都给到了数据存储器的地址线。

第n个i/o扩展芯片是连接存储器的数据线。主控制单元的地址线通过译码器选中所有i/o芯片，mcu的控制线的控制信号及mcu的地址线译码后通过与门相与，mcu的控制线的控制信号再经过延时触发器延时后送到数据存储器的控制线。数据存储器接收到地址信号，控制信号，数据，并且得到正确的时序，mcu就可以将数据存入存储器的相应位置了，再有mcu向数据存储器写数据时，就重复上述工作步骤。

本发明突破了主控制单元的地址线限制，数据存储传统扩展方法的容量限制，满足了超大容量的实时存取需求。

本发明未经描述的技术特征可以通过或采用现有技术实现，在此不再赘述，当然，上述说明并非是对本发明的限制，本发明也并不仅限于上述举例，本技术领域的普通技术人员在本发明的实质范围内所做出的变化、改型、添加或替换，也应属于本发明的保护范围。