专利名称：存储系统及其编程方法
存储系统及其编程方法
对相关申请的交叉引用
本申请要求2011年12月29日提交的韩国专利申请N0.10-2011-0137395的优先权,通过引用将其公开的全部内容合并于此。技术领域
本发明构思涉及存储系统及其编程方法。
背景技术：
半导体存储器件可以是易失性存储器件或非易失性存储器件。非易失性存储器件即使在没有通电时也可以保持数据。取决于所使用的制造技术，非易失性存储器件中存储的数据可以是永久性的或可再编程的。非易失性存储器件通常用于计算机、航空电子、电信、和消费电子产业中多种应用中的用户数据、程序和微码存储。发明内容
本发明构思的示范性实施例提供一种对存储器件编程的方法，该方法包括:在该存储器件的控制器处响应于第一信息而确定要进入多个编程模式的第一编程模式，其中第一信息包括与温度、功耗或输入/输出工作负载关联的参数；以及在第一编程模式中，使用该控制器改变该存储器件的第一编程和第二编程的编程比率。
第一模式中第一和第二编程的编程比率是非均匀的。
所述多个编程模式的第二模式中第一和第二编程的编程比率是均匀的。
第一编程比第二编程执行更多次。
第一编程比第二编程消耗更少的功率或者产生更少的热量。
该存储器件包括2位单元。
第一编程是2位单元上的最低有效位(LSB)编程操作，而第二编程是2位单元上的最高有效位(MSB)编程操作。
本发明构思的示范性实施例提供一种对存储器件编程的方法，该方法包括:在该存储器件的控制器处响应于第一信息确定要进入多个编程模式的第一编程模式，其中第一信息包括与温度、功耗或输入/输出工作负载关联的参数；以及在第一编程模式中，使用该控制器改变该存储器件的第一编程、第二编程和第三编程的编程比率。
改变编程比率以使得第一编程比第二和第三编程的每一个执行更多次，并且其中第二和第三编程执行相同次数。
改变编程比率以使得第一和第二编程的每一个比第三编程执行更多次，并且其中第一和第二编程执行相同次数。
改变编程比率以使得第一至第三编程执行彼此不同的次数。
该存储器件包括3位单元。
第一编程是3位单元上的LSB编程操作，第二编程是3位单元上的中间有效位(CSB)编程操作,而第三编程是3位单元上的MSB编程操作。
本发明构思的示范性实施例提供一种对存储器件编程的方法，该方法包括:在该存储器件的控制器处响应于第一信息确定要进入低功率模式，其中第一信息包括低功率模式命令或温度管理命令；以及在所述低功率模式中，使用该控制器改变该存储器件的第一编程和第二编程的编程比率。
本发明构思的示范性实施例提供一种对存储器件编程的方法，该方法包括:在该存储器件的控制器处确定该存储器件的操作模式为低功率模式；当处于低功率模式时在该控制器处确定由于该存储器件性能的退化，多个编程模式的第一编程模式不是可执行的；响应于确定第一编程模式不是可执行的，调用功率减少方案；以及根据该功率减少方案，在所述多个编程模式的第二编程模式中，在该存储器件中执行第一和第二编程。
第二编程模式中第一和第二编程的编程比率是均匀的,而第一编程模式中第一和第二编程的编程比率不是均匀的。
本发明构思的示范性实施例提供一种便携设备，该设备包括:非易失性存储器件，被配置为在第一和第二编程模式下操作；以及控制器，被配置为响应于第一信息确定要进入第一编程模式，并且在第一编程模式中改变该非易失性存储器件的第一编程和第二编程的编程比率，其中第一信息包括与温度、功耗或输入/输出工作负载关联的参数。
本发明构思的示范性实施例提供一种存储系统，该系统包括:多个非易失性存储器件，其中每个非易失性存储器件被配置为在第一编程模式和第二编程模式下操作；以及控制器，经由多个通道连接至所述非易失性存储器件，其中该控制器被配置为测量该存储系统的温度，并且响应于测量的温度而确定是在第一编程模式还是第二编程模式下操作所述非易失性存储器件。
在第一编程模式中，第一和第二编程的编程比率大于1:1，而在第二编程模式中，第一和第二编程的编程比率为1:1。
每个通道包括多条路线，每条路线包括连接至该通道的所述非易失性存储器件之O
该存储系统包括在固态驱动器中。
本发明构思的示范性实施例提供一种存储系统，该系统包括:多个非易失性存储器件，其中每个非易失性存 储器件被配置为在第一和第二编程模式下操作并测量它的温度；以及控制器，经由多个通道连接至所述非易失性存储器件，其中该控制器被配置为响应于测量的温度而确定在第一编程模式还是第二编程模式中操作所述非易失性存储器件，其中每个通道包括多条路线，每条路线包括连接至该通道的所述非易失性存储器件之一。
第一编程模式比第二编程模式消耗更少的功率或产生更少的热量。
该控制器被配置为在第一编程模式中禁止至少一条路线。
该存储系统被包括在固态驱动器中。
本发明构思的示范性实施例提供一种存储系统，该系统包括:非易失性存储器件，包括存储单元阵列和控制逻辑；以及控制器，被配置为响应于环境信息而产生编程模式命令，其中该控制逻辑被配置为响应于该编程模式命令而执行第一模式编程或第二模式编程。
第一模式编程比第二模式编程消耗更少的功率或产生更少的热量。
本发明构思的示范性实施例提供一种对存储器件编程的方法，该方法包括:在该存储器件的控制器处确定测量的温度是否超过第一参考值；响应于测量的温度超过第一参考值，在该控制器处确定测量的温度是否在第一参考值和第二参考值之间；响应于测量的温度没有落在第一和第二参考值之间，使用该控制器将该存储器件置于第一编程模式中，或者响应于测量的温度落在第一和第二参考值之间，使用该控制器将该存储器件置于第二编程模式中，其中每一和第二编程模式的每一个中的第一和第二编程的编程比率都不是均匀的，并且第一编程模式中第一和第二编程的编程比率大于第二编程模式中第一和第二编程的编程比率，并且在第一编程模式中减少路线的数量，其中路线包括该存储器件的存储器，该存储器经由通道连接至该控制器。
通过参照附图详细描述其示范性实施例，本发明构思的以上和其他特征将变得更加清楚，其中:
图1是示出根据本发明构思的示范性实施例的存储系统的框图2是示出根据本发明构思的示范性实施例的图1中所示的非易失性存储器件的框图3是描述根据本发明构思的示范性实施例的存储系统的编程方法的流程图4是示出根据本发明构思的示范性实施例的编程比率的变化的图5是示出根据本发明构思的示范性实施例的编程比率的变化的图6是描述根据本发明构思的示范性实施例的存储系统的编程方法的流程图7是示出根据本发明构思的示范性实施例的编程比率的变化的图8是示出根据本发明构思的示范性实施例的编程比率的变化的图9是描述根据本发明构思的示范性实施例的存储系统的编程方法的流程图10是描述根据本发明构思的示范性实施例的存储系统的编程方法的流程图11是描述根据本发明构思的示范性实施例的存储系统的根据基于功耗的性能的操作的编程模式的变化的图12是示出根据本发明构思的示范性实施例的存储系统的框图13是描述根据本发明构思的示范性实施例的图12中的存储系统的编程方法的流程图14是描述根据本发明构思的示范性实施例的图12中的存储系统的编程方法的流程图15是示出根据本发明构思的示范性实施例的存储系统的框图16是示出根据本发明构思的示范性实施例的存储系统的框图17是示出根据本发明构思的示范性实施例的垂直NAND的框图18是根据本发明构思的示范性实施例的图17中所示的存储块的透视图19是示出根据本发明构思的示范性实施例的图17中所示的存储块的等效电路的电路图20是示出根据本发明构思的示范性实施例的存储系统的框图21是示出根据本发明构思的示范性实施例的moviNAND的框图22是根据本发明构思的示范性实施例的固态驱动器(SSD)的框图23是示出根据本发明构思的示范性实施例的服务器系统的框图24是示出根据本发明构思的示范性实施例的移动设备的框图；以及
图25是示出根据本发明构思的示范性实施例的手持电子设备的框图。
具体实施方式
在下文中，将参照附图详细描述本发明构思的示范性实施例。然而，本发明构思可以以多种不同的形式实现而不应当被解读为限于此处阐述的示范性实施例。附图和说明书全文中，相似的参考标号可以指代相似的元素。
图1是示出根据本发明构思的示范性实施例的存储系统的框图。参照图1，存储系统10可以包括至少一个非易失性存储器件100和用于控制非易失性存储器件100的控制器(或，存储器控制器)200。
非易失性存储器件100可以是NAND快闪存储器、垂直NAND快闪存储器(VNAND)、NOR快闪存储器、阻性随机存取存储器(RRAM)、相变RAM (PRAM)、磁阻RAM (MRAM)、铁电RAM(FRAM)、自旋转移矩RAM (STT-RAM)等。根据本发明构思的示范性实施例的非易失性存储器件100可以具有三维阵列结构。本发明构思可以应用于其中电荷存储层由绝缘薄膜形成的电荷捕获快闪(CTF)存储器、和其中电荷存储层由导电浮动栅形成的快闪存储器件两者。以下，为便于描述，可以假定非易失性存储器件100为NAND快闪存储器件。
非易失性存储器件100可以根据正常编程模式和中心(centric)编程模式的任何一种来执行编程操作。正常编程模式可以意味着按均匀的比率执行至少两种类型的编程操作。中心编程模式可以意味着按不均匀的比率执行至少两种类型的编程操作。此处，所述至少两种类型的编程操作可以包括第一编程和至少一种第二编程。第一编程产生的功耗或发热可以少于第二编程产生的。
在本发明构思的示范性实施例中，在中心编程模式中，与第一编程一对一比较起来导致更多的功耗或发热的第二编程可以在中心执行，以使得由于第二编程而产生的功耗或发热下降。
在本发明构思的示范性实施例中，至少两种类型的编程操作可以是各自形成多位编程操作的编程步骤。例如，第一编程可以是最低有效位(LSB)页编程操作，并且第二编程可以是最高有效位(MSB)页编程操作。
通常，LSB页编程操作和MSB页编程操作可以彼此不同，因为其涉及编程属性。可以执行LSB页编程操作以将存储单元的阈电压移动到擦除状态和编程状态之一。可以执行MSB页编程操作以将存储单元的阈电压移动到擦除状态和第一至第三编程状态之一。因而，LSB页编程操作产生的功耗或发热可以少于MSB页编程操作产生的功耗或发热。
控制器200可以控制非易失性存储器件100。控制器200可以控制非易失性存储器件100以执行中心编程模式。控制器200可以包括中心编程模块220，其基于与功率相关的环境信息来控制非易失性存储器件100执行中心编程模式。
在本发明构思的示范性实施例中，环境信息可以包括存储系统10的热等级(或温度)、非易失性存储器件100的热等级(或温度)、控制器200的热等级(或温度)、存储系统10的功耗、输入/输出工作负载等。环境信息可以是与存储系统10的功率或热量相关的至少一个参数。例如，当输入/输出工作负载很大时，功耗或发热可能很大。
在本发明构思的示范性实施例中，环境信息可以是由存储系统10的用户选择的命令。例如，环境信息可以是低功率模式进入命令或温度管理进入命令。
基于环境信息，中心编程模块220可以控制非易失性存储器件100以使得一种编程操作(例如LSB编程)比另一种编程操作(例如MSB编程)更多地执行。换言之，中心编程模块200可以基于环境信息动态地调节/变化/改变/控制至少两种编程操作的比率。
常规存储系统可以不管环境因素而执行编程操作，因而产生大量的功耗和发热。另一方面，根据本发明构思的示范性实施例的存储系统10通过基于环境信息在中心执行预定编程操作以降低功耗，可以减少功耗或发热而不降低它的性能。
图2是示出根据本发明构思的示范性实施例的图1中所示的非易失性存储器件。参照图2，非易失性存储器件100可以包括存储单元阵列110、行译码器120、电压产生器电路130、输入/输出电路140、和控制逻辑150。
存储单元阵列110可以包括多个存储块。为便于说明，图2中示出一个存储块。存储块可以包括连接到位线BLO至BLn (η是自然数)的串ST。连接到位线BLO的串ST可以包括串联连接的串选择晶体管SST、存储单元MCO至MCm (m是自然数)、和地选择晶体管GST。串选择晶体管SST可以由经由串选择线SSl供应的电压驱动。地选择晶体管GST可以由经由地选择线GSL供应的电压驱动。地选择晶体管GST还连接至公共源极线CSL。存储单元MCO至MCm可以分别存储至少一比特数据。并且可以由经由对应的字线WLO至WLm传送的电压驱动。可以以与连接至位线BLO的串ST相同的方式配置连接至其余位线BLl至BLn的串ST。
可以以连接至字线WLO至WLm的每一条的存储单元为单位执行编程操作。在编程操作中，可以通过至少两个编程步骤对连接至字线WLO至WLm的每一条的存储单元进行编程。例如，对于2位编程操作，可以执行LSB页编程，然后可以执行MSB页编程。对于3位编程操作，首先可以执行LSB页编程，其次可以执行中间有效位(CSB)页编程，最后可以执行MSB页编程。
行译码器120可以响应于地址选择多个存储块之一，并且可以向字线WLO至WLm提供用于驱动的字线电压VML (例如，编程电压、通过电压、擦除电压、验证电压、读电压、读通过电压等)。
电压产生器电路130可以产生用于驱动的字线电压VML。虽然图2中未示出，电压产生器电路130可以包括用于产生高电压的高电压产生器、用于产生低电压的低电压产生器、用于产生负电压的负电压产生器等。
在编程操作中，输入/输出电路140可以临时地存储来自外部设备的数据DATA以将它加载到要写的页上。在读操作中，输入/输出电路140可以从对应的页读取数据以临时地存储读取的数据。该输入/输出电路140可以输出临时存储的数据DATA到外部设备。虽然图2中未示出，但是输入/输出电路140可以包括分别对应于位线BLO至BLn的页缓冲器。这里，每个页缓冲器可以包括至少一个锁存器，其被配置为临时存储将要在连接至对应位线的存储单元中编程的数据、或从连接至对应位线的存储单元读取的数据。
控制逻辑150可以控制非易失性存储器件100的操作。控制逻辑150可以解析从外部设备提供的控制信号和命令CTRL，以根据解析结果控制行译码器120、电压产生器电路130、和输入/输出电路140。换言之，控制逻辑150可以控制电压产生器电路130以产生用于驱动(例如编程、读取、擦除等)的电压，控制行译码器120以将电压传送至字线WLO至WLm，并且控制输入/输出电路140以输入要编程的页数据或输出读取的页数据。
图3是描述根据本发明构思的示范性实施例的存储系统的编程方法的流程图。将参照图1至3描述编程方法。
在操作SllO中，控制器200的中心编程模块220可以接收环境信息。这里，环境信息可以是与功率关联的参数。例如，环境信息可以包括温度信息、功率信息、和/或输入/输出工作负载。
在操作S120中，中心编程模块220可以基于输入的环境信息判断是否需要中心编程模式。例如，如果当存储系统10的温度超过参考温度时输入环境信息，如果用户输入指令操作的低功率模式的命令，或者如果写请求的数据的尺寸超过参考尺寸，则中心编程模块220可以确定需要中心编程模式。
如果需要中心编程模式，则中心编程模块220可以将LSB页对MSB页的编程比率PR改变为参考值。例如，编程比率PR对于正常编程模式可以设置为1，而对于中心编程模式可以设置为3。这里，“3”可以意味着当执行LSB页编程三次时执行MSB页编程一次。如果不需要中心编程模式，则可以执行正常编程模式。换言之，在正常编程模式中，LSB页对MSB页的编程比率PR可以是“I”。
利用根据本发明构思的示范性实施例的编程方法，可以根据环境信息调节/变化/改变/控制LSB页编程对MSB页编程的编程比率PR。
图4是示出根据本发明构思的示范性实施例的编程比率的变化的图。参照图4，可以在连接至字线WLO至WL2的存储单元处对LSB和MSB页进行编程。换言之，LSB页对MSB页的编程比率PR可以是“I”。之后，在字线WL3、WL4等上的编程比率PR可以改变为“3”。如图4中所示，可以在连接至字线WL3的存储单元处对LSB页编程，可以在连接至字线WL4的存储单元处对LSB页编程，并且可以在连接至字线WL5的存储单元处对LSB和MSB页两者编程。
图4中示出的编程操作可以是示范性的。本发明构思不限于此。可以以多种方式设置编程比率PR。
图5是示出根据本发明构思的示范性实施例的编程比率的变化的图。参照图5，编程比率PR可以从“3”改变为“5”，然后从“5”改变为“3”。
由于编程比率PR首先被设置为“3”，所以可以在连接至字线WL37和WL38的存储单元处对LSB页编程，而在连接至字线WL39的存储单元处对LSB和MSB页二者编程。
之后，编程比率PR可以改变为“5”。因此，可以在连接至字线WL40至WL43的每一条的存储单元处对LSB页编程，而在连接至字线WL44的存储单元处对LSB和MSB页二者编程。
在连接至字线WL45和WL46的每一条的存储单元处对LSB页编程之后，编程比率PR可以从“5”改变为“3”。该情况下，可以在连接至字线WL47和WL48的每一条的存储单元处对LSB页编程，并在连接至字线WL49的存储单元处对LSB和MSB 二者编程。编程比率PR3可以应用于其余字线WL50、WL51等。
利用根据本发明构思的示范性实施例的编程方法，可以自由地改变LSB页编程对MSB页编程的编程比率PR。
关于图3至5描述的编程方法可以适用于2位编程操作。然而，本发明构思不限于此。根据本发明构思的示范性实施例的编程方法可以适用于3位编程操作。
图6是描述根据本发明构思的示范性实施例的存储系统的编程方法的流程图。将参照图1、2、和6来描述编程方法。图6中示出的编程方法可以应用于3位编程操作。
在操作S210中，控制器200的中心编程模块220可以接收环境信息。在操作S220中，中心编程模块220可以基于输入的环境信息判断是否需要中心编程模式。如果需要中心编程模式，则在操作S230中，中心编程模块220可以将LSB、CSB、和MSB页的至少一对的编程比率PR变化/改变/调节/控制为参考值。例如，在中心编程模式中，可以改变LSB和CSB页的编程比率PR，可以改变CSB和MSB页的编程比率PR，或者可以改变LSB和MSB页的编程比率PR。
利用根据本发明构思的示范性实施例的编程方法，可以改变/调节/控制/变化LSB、CSBJP MSB页的至少一对的编程比率PR。
图7是示出根据本发明构思的示范性实施例的编程比率的变化的图。参照图7，可以在连接至字线WLO至WL2的每一条的存储单元处对LSB、CSB、和MSB页编程。换言之，LSB和MSB页(或LSB和CSB页)的编程比率PR可以是“I”。在字线WL3、WL4等上的编程比率PR可以设置为“5”。如图7中所示，可以在连接至字线WL3至WL6的每一条的存储单元处对LSB页编程，而可以在连接至字线WL7的存储单元处对MSB页编程。在其余字线WL8、WL9等上的编程比率PR可以设置为“3”。
图8是示出根据本发明构思的示范性实施例的编程比率的变化的图。在图8中，示出CSB和MSB页的编程比率PR从“ 3 ”改变为“ 5 ”的情况。由于编程比率PR为“ 3 ”，所以可以在连接至字线WL37和WL38的每一条的存储单元处对LSB和CSB页编程，而可以在连接至字线WL39的存储单元处对LSB、CSBJP MSB页编程。之后，由于编程比率PR从“3”改变为“5”，所以可以在连接至字线WL40至WL43的每一条的存储单元处对LSB和CSB页编程，而在连接至字线WL44的存储单元处对LSB、CSB、和MSB页编程。其余字线WL45、WL46等上的编程比率PR可以保持在“5”。
根据本发明构思的示范性实施例的环境信息可以是用户选择的命令。例如，可以通过用户选择指令设备进入低功率模式的命令开始中心编程模式。
图9是描述根据本发明构思的示范性实施例的存储系统的编程方法的流程图。将参照图1和9来描述存储系统10的编程方法。
在操作S310中，控制器200可以判断存储系统10的操作模式是否是低功率模式。这里，低功率模式可以由存储系统10的用户选择，或者可以由存储系统10的内部操作调用。如果判断操作模式是低功率模式，则该方法前进到操作S320，其中中心编程模块220控制非易失性存储器件100以在中心编程模式下执行它的编程操作。这里，在中心编程模式中，可以比具有大量功耗的编程更多地执行伴有更少的功耗的编程。如果判断操作模式不是低功率模式，则该方法前进到操作S330，其中非易失性存储器件100在正常编程模式下执行它的编程操作。
利用根据本发明构思的示范性实施例的编程方法，可以在低功率模式下执行中心编程模式。
根据本发明构思的示范性实施例的编程方法可以进一步包括判断中心编程模式是否可执行。
图10是描述根据本发明构思的示范性实施例的存储系统的编程方法的流程图。将参照图1和10来描述该存储系统10的编程方法。
在操作S410中，控制器200可以判断存储系统10的操作模式是否是低功率模式。如果判断操作模式是低功率模式，则该方法前进到操作S420，其中控制器200判断中心编程模式是否可执行。在中心编程模式由于非易失性存储器件100退化而不可执行的情况下，在操作S425中，可以执行另一种节能方案。这里，该节能方案例如可以包括设置路线(way)数目。路线数目可以等于连接至一个通道的非易失性存储器件的数目。之后，在操作S430中，非易失性存储器件100可以在正常编程模式下执行它的编程操作。操作S425和S430可以跳过。如果判断中心编程模式是可执行的，则在操作S435中，可以执行中心编程模式下的编程操作。
利用根据本发明构思的示范性实施例的编程方法，如果在低功率模式下中心编程模式不是可执行的，则可以使用另一种节能方案来执行正常编程模式。
图11是描述根据本发明构思的示范性实施例的存储系统的根据基于功耗的性能的操作的编程模式的变化的图。参照图11，在存储系统10的性能逐渐恶化的情况下，操作模式可以从操作的正常操作模式改变为操作的中心操作模式，从操作的中心操作模式改变为操作的中心编程模式和路线减少，以及从操作的中心编程模式和路线减少改变为操作的中心编程模式、路线减少和操作的另一种功率节约/减少模式。这里，可以通过减少路线来降低存储系统10的功耗。
在美国专利申请公开N0.2010/0274951中公开了关于通过路线减少减少功耗的详细描述，通过引用将其公开的全部内容合并于此。在存储系统10的性能逐渐恢复的情况下，可以按恢复方向改变操作的编程模式，如图11中所示。
根据基于功耗的存储系统10的性能，根据本发明构思的示范性实施例的存储系统10的操作模式可以动态地改变为合适的操作编程模式。
图12是示出根据本发明构思的示范性实施例的存储系统的框图。参照图12，存储系统20可以包括NAND快闪存储器件300和控制器400。
可以经由多个通道CHl至CHi (i是2或更大的整数)将NAND快闪存储器件300连接至控制器400。每条通道可以被多个NAND快闪存储器件共享。例如，第一通道CHl可以被多个NAND快闪存储器件311至31 j (j是2或更大的整数)共享。这里，连接至每条通道的NAND快闪存储器件数目可以是路线的数目。路线可以由能够并行存取的一组NAND快闪存储器件构成。如图12中所示，第一路线“路线I”可以由最靠近于控制器400的一组NAND快闪存储器件构成，并且路线“路线j”可以由离控制器400最远的一组NAND快闪存储器件构成。
控制器400可以使用多通道多路线方案来控制NAND快闪存储器件300。控制器400可以包括温度测量单元410和中心编程模块420。
温度测量单元410可以测量存储系统20的温度。
在本发明构思的示范性实施例中，温度测量单元410可以实时地测量存储系统20的温度。
在本发明构思的示范性实施例中，温度测量单元410可以周期性地测量存储系统20的温度。
在本发明构思的示范性实施例中，温度测量单元410可以测量存储系统20的温度作为偶尔的需要(例如，响应于温度测量命令)。
中心编程模块420可以接收由温度测量单元410测量的温度T以确定是否进入中心编程模式。如果确定要进入中心编程模式，则中心编程模块420可以控制NAND快闪存储器件300以使得可以根据中心编程方式执行编程。
根据本发明构思的示范性实施例的存储系统20可以基于测量的温度T来确定是否进入NAND快闪存储器件300的中心编程模式。
图13是描述根据本发明构思的示范性实施例的图12中的存储系统的编程方法的流程图。将参照图12和13来描述存储系统20的编程方法。
温度测量单元410可以测量存储系统20的温度T以输出测量的温度T到中心编程模块420。在操作S510中，中心编程模块420可以判断测量的温度T是否等于或大于参考值R1。例如，参考值Rl可以为大约30°C。
如果测量的温度T等于或大于参考值Rl，则在操作S520中，中心编程模块420可以控制NAND快闪存储器件300以使得通过中心编程模式执行编程。如果测量的温度T小于参考值R1，则在操作S525中，可以通过正常编程模式执行编程。
利用根据本发明构思的示范性实施例的存储系统20的编程方法，可以根据测量的温度来执行中心编程模式。
利用使用一个参考值Rl的情况来描述图13。然而，本发明构思不限于此。例如，可以将测量的温度划分为至少两个参考值，使得精细地控制编程。
图14是描述根据本发明构思的示范性实施例的图12中的存储系统的编程方法的流程图。将参照图12和14来描述存储系统20的编程方法。图14中示出两个参考值Rl和R2。
温度测量单元410可以测量存储系统20的温度T以输出测量的温度T到中心编程模块420。在操作S610中，中心编程模块420可以判断测量的温度T是否等于或大于第一参考值R1。例如，第一参考值Rl可以是约30°C。
如果测量的温度T等于或大于第一参考值R1，则在操作S620中，中心编程模块420可以判断测量的温度T是否小于第二参考值R2。
如果测量的温度T等于或大于第一参考值Rl且小于第二参考值R2，则在操作S630中，中心编程模块420可以控制NAND快闪存储器件300以使得通过中心编程模式执行编程。例如，第二参考值R2可以是约45°C。
如果测量的温度T大于第二参考值R2，则在操作S640中，中心编程模块420可以控制NAND快闪存储器件300以使得通过增强中心编程模式执行编程。这里，增强中心编程模式可以指示伴有比中心编程模式更少的功耗或发热的编程操作。例如，对于中心编程模式，LSB和MSB页的编程比率PR可以设置为“3”，而对于增强中心编程模式，LSB和MSB页的编程比率PR可以设置为“5”。
如果测量的温度T小于第一参考值Rl，则在操作S650中，可以通过正常编程模式来执行编程。
利用根据本发明构思的示范性实施例的存储系统20的编程方法，可以根据被划分为至少两个阶段的测量温度T来执行中心编程模式。
在图12至14中，描述了温度测量单元410包括在控制器400中的情况。然而，本发明构思不限于此。温度测量单元可以包括在NAND快闪存储器件之内。
图15是示出根据本发明构思的示范性实施例的存储系统的框图。参照图15，存储系统30可以包括NAND快闪存储器件500和控制器600。
可以经由多个通道CHl至Chi (i是2或更大的整数)将NAND快闪存储器件500连接至控制器600。NAND快闪存储器件500的每一个可以包括温度测量单元(TMU)511_1。在本发明构思的示范性实施例中，当温度测量单元511-1通电时它可以实时地测量NAND快闪存储器件的温度，并且可以向控制器600发送测量的温度T。在本发明构思的示范性实施例中，温度测量单元511-1可以根据控制器600的命令来测量NAND快闪存储器件的温度，并且可以向控制器600发送测量的温度T。
控制器600可以使用多通道多路线方案来控制NAND快闪存储器件500，并且可以包括中心编程模块620。
中心编程模块620可以从至少一个NAND快闪存储器件500中的温度测量单元(例如511-1)接收测量的温度T，并且可以确定是否进入中心编程模式。如果确定要进入中心编程模式，则中心编程模块620可以控制NAND快闪存储器件500以使得通过中心编程模式执行编程。
根据本发明构思的示范性实施例的存储系统30可以基于在至少一个NAND快闪存储器件500内测量的温度T来确定是否进入该至少一个NAND快闪存储器件500的中心编程模式。
在图1至15中，描述了在控制器的控制下执行非易失性存储器件的中心编程模式的情况。然而，本发明构思不限于此。可以实现本发明构思以使得在非易失性存储器件自身之内执行中心编程模式。
图16是示出根据本发明构思的示范性实施例的存储系统的框图。参照图16，存储系统40可以包括至少一个非易失性存储器件700和控制器800。
非易失性存储器件700可以包括存储单元阵列710和控制逻辑750。控制逻辑750可以包括正常编程逻辑752和中心编程逻辑754。控制逻辑750可以通过正常编程逻辑752和中心编程逻辑754的任何一个来执行编程操作。
与由正常编程逻辑752执行的编程操作相比，由中心编程逻辑754执行的编程操作可以伴有更少的功耗和发热。
控制器800可以包括中心编程模块820。中心编程模块820可以响应于例如环境信息的与功率关联的至少一个参数而产生编程模式命令。
利用根据本发明构思的示范性实施例的存储系统40，非易失性存储器件700可以依据根据与功率关联的环境信息产生的编程模式命令而自己执行中心编程模式。
本发明构思可以适用于垂直半导体存储器件(也被称为三维(3D)半导体存储器件或 VNAND)。
图17是示出根据本发明构思的示范性实施例的垂直NAND的框图。参照图17，垂直NAND (VNAND>900可以包括存储单元阵列910、块选通电路920、地址译码器930、写/读电路940、和控制逻辑950。
存储单元阵列910可以包括多个存储块BLKl至BLKz，其在沿第一和第三方向延伸的平面上形成沿第二方向(或垂直方向)堆叠的结构。每个存储块可以包括沿与基底垂直的方向延伸的多个垂直串。每个垂直串可以包括沿着与基底垂直的方向堆叠的多个存储单元。换言之，可以按行和列在基底上排列存储单元，并且可以沿与基底垂直的方向堆叠存储单元以形成3D结构。在本发明构思的示范性实施例中，存储单元阵列910可以包括存储单元，每个存储单元存储一位或多位数据。
可以经由串选择线SSL、字线WL、和地选择线GSL将块选通电路920连接至存储单元阵列910。可以经由串线SS、选择线S、和地线GS将块选通电路920连接至地址译码器930。块选通电路920可以从地址译码器930接收块选择信号BSS。
块选通电路920可以响应于块选择信号BSS而选择存储单元阵列910的存储块。块选通电路920可以将选择的存储块的串选择线SSL、字线WL和地选择线GSL与串线SS、选择线S、和地线GS电连接。
可以经由串线SS、选择本S、和地线GS将地址译码器930连接至块选通电路920。地址译码器930可以被配置为响应于控制逻辑950的控制而工作。地址译码器930可以从外部设备接收地址ADDR。地址译码器930可以被配置为解码输入地址ADDR的行地址。地址译码器930可以基于解码的行地址的解码的块地址来输出块选择信号BSS。地址译码器930可以从选择线S当中选择与解码的行地址对应的选择线。地址译码器930可以从串线SS当中选择与解码的行地址对应的串线，从地线GS当中选择与解码的行地址对应的地线。
地址译码器930可以解码输入地址ADDR的列地址。地址译码器930可以向读/写电路940提供解码的列地址DCA。在本发明构思的示范性实施例中，地址译码器930可以包括用于解码行地址的行译码器、用于解码列地址的列译码器、和用于存储输入地址ADDR的地址缓冲器。
可以经由位线BL将读/写电路940连接至存储单元阵列910。读/写电路940可以被配置为与外部设备交换数据DATA。读/写电路940可以响应于控制逻辑950的控制而工作。读/写电路940可以从地址译码器930接收解码的列地址DCA。读/写电路940可以响应于解码的列地址DCA而选择位线BL。
在本发明构思的示范性实施例中，读/写电路940可以从外部设备接收数据DATA以将它存储在存储单元阵列910中。读/写电路940可以从存储单元阵列910读取数据以将它输出到外部设备。读/写电路940可以从存储单元阵列910的第一存储区域读取数据以将它存储在存储单元阵列910的第二存储区域中。换言之，读/写电路940可以执行回拷贝(copy-back)操作。
在本发明构思的示范性实施例中，读/写电路940可以包括诸如页缓冲器(或页寄存器)、列选择器电路、数据缓冲器等元件。在本发明构思的示范性实施例中，读/写电路940可以包括诸如读出放大器、写驱动器、列选择器电路、数据缓冲器等元件。
控制逻辑950可以连接至地址译码器930和读/写电路940。控制逻辑950可以被配置为控制VNAND900的操作。
图18是根据本发明的示范性实施例的图17中示出的存储块的透视图。参照图18，至少一条地选择线GSL、多条字线WL、和至少一条串选择线SSL可以堆叠在字线切口(cut)“WL切口 ”之间的基底上。这里，所述至少一条串选择线SSL可以被串选择线切口 “SSL切口”分离。多个支柱(Pillar)可以穿透至少一条地选择线GSL、多条字线WL、和至少一条串选择线SSL。这里，可以形成至少一条地选择线GSL、多条字线WL、和至少一条串选择线SSL以具有基底形状。位线BL可以连接至所述多个支柱的上表面。
图18中的存储块可以具有字线合并结构。然而，本发明构思不限于此。在美国专利公开 Nos.2009/0310415、2010/0078701、2010/0117141、2010/0140685、2010/0213527、2010/0224929、2010/0315875、2010/0322000、2011/0013458、和 2011/0018036 中公开了垂直型半导体存储器件(或VNAND)，通过引用将其公开的全部内容合并于此。
图19是示出根据本发明构思的示范性实施例的图17中示出的存储块的等效电路的电路图。参照图19，存储块可以具有共享位线结构。例如，在第一位线BLl和连接至第一位线BLl的公共源极线CSL之间可以提供四个串STl至ST4。串STl至ST4的每一个可以包括两个串联连接的串选择晶体管SSTl和SST2，它们分别连接至串选择线SSLl和SSL2。串STl至ST4的每一个可以包括两个串联连接的地选择晶体管GSTl和GST2，它们分别连接至地选择线GSLl和GSL2。串STl至ST4的每一个包括连接至字线WLO至WLm的晶体管。在位线BL2、BL3和BL4与公共源极线CSL之间可以提供四个串STl至ST4的复制品(duplicate)。
本发明构思可以应用于各种设备。
图20是示出根据本发明构思的示范性实施例的存储系统的框图。参照图20，存储系统1000可以包括至少一个非易失性存储器件1100和存储器控制器1200。存储系统1000可以基本上类似于图1、12、15、和16中示出的存储系统10、20、30、和40之一。
可以经由多个通道将存储器控制器1200与非易失性存储器件1100连接。存储器控制器1200可以包括至少一个中央处理器(CPU) 1210、缓冲存储器1220、纠错码(ECC)电路1230、非易失性存储器件1240、主机接口 1250、和存储器接口 1260。非易失性存储器件1240可以通过编程存储图1中的中心编程模块220。虽然在图20中未示出，但是存储器控制器1200可以进一步包括随机化和去随机化数据的随机化电路。根据本发明构思的示范性实施例的存储系统1000可以应用于完美页新(perfect page new, PPN)存储器。
可以可选地向非易失性存储器件1100供应来自外部的高电压Vpp。
美国专利N0.8，027，194和美国专利申请公开N0.2010/0082890中公开了存储系统1000的详细描述(除了根据本发明构思的示范性实施例的编程方法和实行该编程方法的核心部件),通过引用将其公开的全部内容合并于此。
图21是示出根据本发明构思的示范性实施例的moviNAND的框图。参照图21，moviNAND设备3000可以包括至少一个NAND快闪存储器件3100和控制器3200。moviNAND设备3000可以支持MMC4.4(称为eMMC)标准，其中MMC指代多媒体卡。moviNAND设备3000可以被实现为具有与图1、12、15、和16中所示的存储系统10、20、30、和40之一相同或相似的配置和操作。
该NAND快闪存储器件3100可以是单数据速率(SDR)或双数据速率(DDR) NAND快闪存储器件。在本发明构思的示范性实施例中，NAND快闪存储器件3100可以包括一元(unitary)NAND快闪存储器件。这里，一元NAND快闪存储器件可以堆叠在封装中(例如，细间距球栅阵列(FBGA))。
可以经由多个通道将控制器3200连接至快闪存储器件3100。控制器3200可以包括至少一个控制核心3210、主机接口 3250、和NAND接口 3260。控制核心3210可以控制moviNAND设备3000的操作。主机接口 3250可以提供控制器3200和主机之间的接口。NAND接口 3260可以被配置为提供NAND快闪存储器件3100和控制器3200之间的接口。在本发明构思的示范性实施例中，主机接口 3250可以是并行接口(例如，MMC接口)。在本发明构思的示范性实施例中，moviNAND设备3000的主机接口 3250可以是串行接口(例如，超高速(UHS)-1I或通用快闪存储(UFS)接口)。
moviNAND设备3000可以从主机接收电源电压Vcc和Vccq。这里，电源电压Vcc(约3.3V)可以供应给NAND快闪存储器件3100和NAND接口 3260，而电源电压Vccq (约1.8V/3.3V)可以供应给控制器3200。在本发明构思的示范性实施例中，可以可选地向moviNAND设备3000供应来自外部的高电压Vpp。高电压Vpp可以提供给NAND快闪存储器件 3100。
根据本发明构思的示范性实施例的moviNAND设备3000可以存储大量的数据，并且可以具有改善的读特性。根据本发明构思的示范性实施例的moviNAND设备3000可以应用于小型和低功率的移动产品(例如，Galaxy S、iPhone等)。
可以向图21中的moviNAND设备3000提供多个电源电压Vcc和Vccq。然而，本发明构思不限于此。根据本发明构思的示范性实施例的moviNAND设备3000可以被实现为通过在内部放大或调节输入电源电压Vcc而产生适合于NAND接口和NAND快闪存储器的电源电压(例如，3.3V)。美国专利N0.7，092, 308中公开了此技术，通过引用将其公开的全部内容合并于此。
图22是根据本发明构思的示范性实施例的固态驱动器(SSD)的框图。根据图22，SSD4000可以包括多个快闪存储器件4100和SSD控制器4200。SSD4000可以被实现为具有与图1、12、15、和16中所示的存储系统10、20、30、和40之一相同或相似的配置和操作。
可以可选地向快闪存储器件4100供应来自外部的高电压Vpp。
可以经由多个通道CHl至Chi将SSD控制器4200连接至快闪存储器件4100。SSD控制器4200可以包括至少一个CPU4210、主机接口 4220、缓冲存储器4230、和快闪接口4240。
可以使用缓冲存储器4230来临时存储在外部设备与快闪存储器件4100之间传送的数据。可以使用缓冲存储器4230来存储将要由CPU4210运行的程序。可以使用静态随机存取存储器(SRAM)或动态随机存取存储器(DRAM)来实现缓冲存储器4230。图22中的缓冲存储器4230可以包括在SSD控制器4200中。然而，本发明构思不限于此。可以在SSD控制器4200的外部提供根据本发明构思的示范性实施例的缓冲存储器4230。
在CPU4210的控制下，主机接口 4220可以通过通信协议与主机交换数据。在本发明构思的示范性实施例中，该通信协议可以包括高级技术附件(ATA)协议。ATA协议可以与串行高级技术附件(SATA)接口、并行高级技术附件(PATA)接口、外部SATA (ESATA)接口等工作。在本发明构思的示范性实施例中，通信协议可以包括通用串行总线(UBS)协议。在CPU4210的控制下，可以通过缓冲存储器4230而不用通过CPU总线来递送要通过主机接口4220从主机接收或向主机发送的数据。
快闪接口 4240可以被配置为在SSD控制器4200与用作存储器件的快闪存储器件4100之间充当接口。快闪接口 4240可以被配置为支持NAND快闪存储器、One-NAND快闪存储器、多电平快闪存储器、或单电平快闪存储器。
根据本发明构思的示范性实施例的SSD4000可以执行能够减少功耗和发热的中心编程模式。因此，SSD4000可以改善数据的完整性。在美国专利N0.8，027，194和美国专利申请公开N0.2010/0082890中公开了 SSD4000的更详细的描述(除了根据本发明构思的示范性实施例的编程方法和实行该编程方法的核心部件)，通过引用将其公开的全部内容合并于此。
图23是示出根据本发明构思的示范性实施例的服务器系统的框图。参照图23，月艮务器系统7000可以包括服务器7100和至存储用来驱动该服务器7100的数据的至少一个SSD7200。SSD7200可以被配置为与图22的SSD4000 —样或相似。
服务器7100可以包括应用通信模块7110、数据处理模块7120、升级模块7130、调度中心7140、本地资源模块7150、和修理信息模块7160。应用通信模块7110可以被配置为与连接至网络和服务器7100的计算系统通信，或者被配置为允许服务器7100与SSD7200通信。应用通信模块7110可以向数据处理模块7120发送通过用户接口提供的数据或信息。可以将数据处理模块7120链接至本地资源模块7150。这里，本地资源模块7150可以基于输入到服务器7100的信息或数据提供修理店/经销商/技术信息的列表。升级模块7130可以与数据处理模块7120接口连接。基于从SSD7200接收的信息或数据，升级模块7130可以执行固件、重置码、诊断系统、或关于电子设备的其他信息的升级。
调度中心7140可以基于输入到服务器7100的信息或数据向用户提供实时选项。调度中心7140可以与数据处理模块7120接口连接。修理信息模块7160可以与数据处理模块接口连接。可以使用修理信息模块7160来向用户提供修理相关的信息(例如，音频、视频或文档文件)。数据处理模块7120可以打包与从SSD7200接收的信息相关的信息。已打包的信息可以被发送给SSD7200或者可以向用户显示。
根据本发明构思的示范性实施例的服务器系统7000可以执行在低功率模式下(或者，在防止发热模式下)运行的中心编程模式，从而提供了考虑到功耗的改善的性能。
根据本发明构思的示范性实施例的服务器系统7000可以应用于移动产品(例如，Galaxy S、iphone 等)。
图24是示出根据本发明构思的示范性实施例的移动设备的框图。参照图24，移动设备8000可以包括通信单元 8100、控制器8200、存储单元8300、显示单元8400、触摸屏单元8500、和音频单元8600。
存储单元8300可以包括至少一个DRAM8310、至少一个0neNAND8320和至少一个111(^丨應冊8330。01^應冊8320和moviNAND8330的至少一个可以被实现为具有与图1、12、15、和16中所示的存储系统10、20、30、和40之一相同或相似的配置和操作。
在美国专利申请公开N0.2010/0062715、2010/0309237、和 2010/0315325 公开了移动设备8000的详细描述(除了根据本发明构思的示范性实施例的编程方法和实行该编程方法的核心部件)，通过引用将其公开的全部内容合并于此。
根据本发明构思的示范性实施例的移动设备8000可以执行抑制发热的中心编程模式。
根据本发明构思的示范性实施例的移动设备8000可以应用于平板产品(例如，Galaxy Tab、iPad 等)。
图25是示出根据本发明构思的示范性实施例的手持电子设备的框图。参照图25，手持电子设备9000可以包括至少一个计算机可读介质9020、处理系统9040、输入/输出子系统9060、射频电路9080、音频电路9100、外部端口 9360、电源系统9440、触摸敏感显示系统9120、和其他输入控制设备9140。可以通过至少一条通信总线或信号线9031-9038来相互连接手持电子设备9000的各个组成元件。
所述至少一个计算机可读介质9020可以包括操作系统9220、通信模块9240、接触/动作模块9260、图形模块9280、应用9230、时间模块9380、以及包括图标效果模块9420的重配置模块9400。处理系统9040可以包括控制器9200、处理器9180、和外围接口 9160。输入/输出子系统9060可以包括触摸屏控制器9320和其他输入控制器9340。音频电路9100可以包括扬声器9500和麦克风9520。
手持电子设备9000可以是包括手持计算机、平板计算机、蜂窝电话机、媒体播放器、个人数字助理(PDA)或者其二者或更多者的组合的便携式电子设备。这里，所述至少一个计算机可读介质9020可以被实现为具有与图1、12、15、和16中所示的存储系统10、20、30、和40之一相同或相似的配置和操作。在美国专利N0.7，509，588中公开了手持电子设备9000的详细描述(除了根据本发明构思的示范性实施例的编程方法和实行该编程方法的核心部件),通过引用将其公开的全部内容合并于此。
根据本发明构思的示范性实施例的存储系统或存储器件可以安装在各种类型的封装中。根据本发明构思的示范性实施例的存储系统或存储器件的包的例子可以包括层叠封装(Package on Package, POP)、球栅阵列(Ball grid array, BGA)、芯片尺寸封装(ChipScale Package, CSP)、塑料带引线芯片载体(Plastic Leaded Chip Carrier, PLCC)、塑料双列直插封装(Plastic Dual In-Line Package, FOIP)、叠片内裸片封装(Die in WafflePack)、晶圆内裸片形式(Die in Wafer Form)、板上芯片(Chip On Board, COB)、陶瓷双列直插封装(Ceramic Dual In-Line Package, CERDIP)、塑料标准四边扁平封装(MetricQuad Flat Pack, MQFP)、薄型四边扁平封装(Thin Quad Flat Pack, TQFP)、小外型集成电路(Small Outline Integrated Circuit, S0IC)、缩小型小外型封装(Shrink SmallOutline Package, SS0P)、薄型小外型封装(Thin Small Outline Package, TS0P)、系统级封装(System In Package, SIP)、多芯片封装(Multi Chip Package,MCP)、晶圆级结构封装(Wafer-level Fabricated Package,WFP)和晶圆级处理堆叠封装(Wafer-Level ProcessedStack Package, WSP)。
根据上述本发明构思的示范性实施例，通过基于与功耗关联的信息在中心编程模式下执行编程操作，可以减少存储器件的功耗或者抑制存储器件的发热。
虽然参照其示范性实施例具体示出并描述了本发明构思，但是本领域普通技术人员将理解，可以在其中进行各种形式和细节上的改变而不脱离由权利要求限定的本发明构思的精神和范围。
权利要求
1.一种对存储器件编程的方法，包括: 在该存储器件的控制器处响应于第一信息确定要进入多个编程模式的第一编程模式，其中第一信息包括与温度、功耗或输入/输出工作负载关联的参数；以及 在第一编程模式中使用该控制器改变该存储器件的第一编程和第二编程的编程比率。
2.如权利要求1的方法，其中在第一模式中，第一和第二编程的编程比率是非均匀的。
3.如权利要求2的方法，其中在所述多个编程模式的第二模式中，第一和第二编程的编程比率是均匀的。
4.如权利要求1的方法，其中第一编程比第二编程执行更多次数。
5.如权利要求1的方法，其中第一编程比第二编程消耗更少的功率或产生更少的热量。
6.如权利要求1的方法，其中该存储器件包括2位单元。
7.如权利要求6的方法，其中第一编程是在2位单元上的最低有效位(LSB)编程操作，而第二编程是在2位单元上的最高有效位(MSB)编程操作。
8.一种对存储器件编程的方法，包括: 在该存储器件的控制器处响应于第一信息确定要进入多个编程模式的第一编程模式，其中第一信息包括与温度、功耗或输入/输出工作负载关联的参数；以及 在第一编程模式中，使用该控制器改变该存储器件的第一编程、第二编程和第三编程的编程比率。
9.如权利要求8的方法，其中改变编程比率以使得第一编程比第二和第三编程的每一个执行更多次数，并且其中第二和第三编程执行相同次数。
10.如权利要求8的方法，其中改变编程比率以使得第一和第二编程的每一个比第三编程执行更多次数，并且其中第一和第二编程执行相同次数。
11.如权利要求8的方法，其中改变编程比率以使得第一至第三编程执行彼此不同的次数。
12.如权利要求8的方法，其中该存储器件包括3位单元。
13.如权利要求12的方法，其中第一编程是在3位单元上的最低有效位(LSB)编程操作，第二编程是在3位单元上的中间有效位(CSB)编程操作，而第三编程是在3位单元上的最高有效位(MSB)编程操作。
14.一种对存储器件编程的方法，包括: 在该存储器件的控制器处响应于第一信息确定要进入低功率模式，其中第一信息包括低功率模式命令或温度管理命令；以及 在该低功率模式中，使用该控制器改变该存储器件的第一编程和第二编程的编程比率。
15.一种对存储器件编程的方法，包括: 在该存储器件的控制器处确定该存储器件的操作模式是低功率模式； 当处于低功率模式时，在该控制器处确定由于该存储器件的性能退化，多个编程模式的第一编程模式不是可执行的； 响应于确定第一编程模式不是可执行的，调用功率减少方案；以及 根据该功率减少方案，在所述多个编程模式的第二编程模式下在该存储器件中执行第一和第二编程。
16.如权利要求15的方法，其中在第二编程模式中第一和第二编程的编程比率是均匀的，而在第一编程模式中第一和第二编程的编程比率不是均匀的。
17.一种便携设备，包括: 非易失性存储器件，被配置为在第一和第二编程模式下操作；以及 控制器，被配置为响应于第一信息确定要进入第一编程模式，并且在第一编程模式中改变该非易失性存储器件的第一编程和第二编程的编程比率， 其中第一信息包括与温度、功耗或输入/输出工作负载关联的参数。
18.—种存储系统，包括: 多个非易失性存储器件，其中每个非易失性存储器件被配置为在第一编程模式和第二编程模式下操作；以及 控制器，经由多个通道连接至所述非易失性存储器件，其中该控制器被配置为测量该存储系统的温度，并且响应于测量的温度，确定是在第一编程模式还是第二编程模式下操作所述非易失性存储器件。
19.如权利要求18的存储系统,其中在第一编程模式中第一和第二编程的编程比率大于1:1，并且在第二编程模 式中第一和第二编程的编程比率为1:1。
20.如权利要求18的存储系统，其中每个通道包括多条路线，每条路线包括连接至该通道的所述非易失性存储器件之一。
21.如权利要求18的存储系统，其中该存储系统包括在固态驱动器中。
22.—种存储系统，包括: 多个非易失性存储器件，其中每个非易失性存储器件被配置为在第一和第二编程模式下操作并且测量它的温度；以及 控制器，经由多个通道连接至所述非易失性存储器件，其中该控制器被配置为响应于测量的温度，确定在第一编程模式还是第二编程模式下操作所述非易失性存储器件， 其中每个通道包括多条路线，每条路线包括连接至该通道的所述非易失性存储器件之O
23.如权利要求22的存储系统,其中第一编程模式比第二编程模式消耗更少的功率或者产生更少的热量。
24.如权利要求23的存储系统，其中该控制器被配置为在第一编程模式中禁止至少一条路线。
25.如权利要求22的存储系统，其中该存储系统包括在固态驱动器中
26.—种存储系统,包括: 非易失性存储器件，包括存储单元阵列和控制逻辑；以及 控制器，被配置为响应于环境信息而产生编程模式命令； 其中该控制逻辑被配置为响应于该编程模式命令而执行第一模式编程或第二模式编程。
27.如权利要求26的存储系统，其中第一模式编程比第二模式编程消耗更少的功率或者产生更少的热量。
28.—种对存储器件编程的方法，包括:在该存储器件的控制器处，确定测量的温度是否超过第一参考值； 响应于测量的温度超过第一参考值，在该控制器处确定测量的温度是否在第一参考值与第二参考值之间；以及 响应于测量的温度没有落在第一和第二参考值之间，使用该控制器将该存储器件置于第一编程模式，或者 响应于测量的温度落在第一和第二参考值之间，使用该控制器将该存储器件置于第二编程模式， 其中在第一和第二编程模式的每一个中第一和第二编程的编程比率不是均匀的，并且第一编程模式中的第一和第二编程的编程比率大于第二编程模式中的第一和第二编程的编程比率，并且在第一编程模式中减少路线的数量， 其中路线包括该存储器件的存储器， 该存储器经由通道连接至该控制器。
全文摘要
一种对存储器件编程的方法，包括在该存储器件的控制器处响应于第一信息确定要进入多个编程模式的第一编程模式，其中第一信息包括与温度、功耗或输入/输出工作负载关联的参数；以及在第一编程模式中使用该控制器改变该存储器件的第一编程和第二编程的编程比率。
文档编号G11C16/06GK103165186SQ201210554849
公开日2013年6月19日 申请日期2012年12月19日 优先权日2011年12月19日
发明者庆允英, 金男镐, 崔贤镇 申请人:三星电子株式会社