本公开涉及非易失性静态随机存取存储器(nvsram)架构的领域，该架构具有允许对个体字进行非易失性写入(存储)操作的字级开关，并且特别是用于这种nvsram架构的扩展的非易失性写入模式。
背景技术：
目前计算机中使用两种主要类型的存储器设备，即“非易失性”和“易失性”存储器设备。名称“非易失性”来自如下事实：即，非易失性存储器设备保持其中存储的数据，即使在移除或暂时丢失电源时也是如此。因此，名称“易失性”来自如下事实：即，当移除或暂时丢失电源时，易失性存储器设备不保持存储在其中的数据。
常见的非易失性存储器设备包括只读存储器(rom)设备、eprom(可擦除可编程rom)设备、eeprom(电可擦除可编程rom)设备和闪存ram设备。常见的易失性存储器设备包括动态随机存取存储器(dram)和静态随机存取存储器(sram)设备。易失性存储器设备广泛用于临时数据存储，诸如在数据操纵期间，因为可以快速且容易地执行将数据写入这些设备或从这些设备读取数据。然而，这些易失性存储器设备的缺点在于，它们需要持续施加电源，并且在dram的情况下需要数据刷新信号，以保持存储在存储器单元中的数据。一旦供应给设备的电源中断，存储在易失性存储器单元中的数据就会丢失。
非易失性存储器设备遭受由程序和擦除操作的重复循环引起的耐久性问题以及比易失性存储器设备更慢的访问速度。sram器件具有快速数据存取速度和长寿命，因此适用于计算机系统。但是，由于sram是易失性存储设备，如果电源中断，则所存储的存储数据将丢失。因此，在电源故障的情况下，公认需要用非易失性存储器备份存储在sram存储器中的信息。
因此，开发了非易失性静态随机存取存储器(nvsram)，其将每个sram单元与两个eeprom单元配对，以便产生能够在断电的情况下快速存储sram单元的内容并且然后在电源恢复时取回这些内容的器件。每个eeprom单元由浮栅晶体管组成，该浮栅晶体管在其浮栅上放置有电荷以修改该浮栅晶体管的电压阈值vt，并且该电荷指示保留在该eeprom单元中的二进制数据的状态。
eeprom和nvsram存储器都有明显的缺点。对于eeprom，虽然存储操作的最小粒度是一个字节，但存储操作的最大粒度是一个页面，这是一行——这表示一次只能写入一个字线。因此，为了将多于一行的数据存储到eeprom中，必须在每行上顺序执行存储，直到要写入的数据完成。由于eeprom上的存储操作可能仅将数据存储到单个相同页面(行)，因此将超过一页(行)的数据量存储到eeprom需要多次这样的操作，这是耗时的并且消耗过多的功率。
nvsram的一个优点在于，它可以将其所有sram单元的内容并行存储到相应eeprom单元，从而使大量数据的存储操作快速运行。然而，这也是一个相当大的缺点，因为传统的nvsram仅被布置为将其所有sram单元的内容并行存储到相应eeprom单元，并且如果需要存储少于所有eeprom单元，则不能执行。其原因如图1所示，可以看出，每个nvsram单元10接收相同的电源线ps和相同的控制栅极线cgl，当对eeprom单元执行存储操作时，这两者都被操纵。另外，每行nvsram单元10接收该行的相应字线wl。
由于不仅需要能够在少于所有eeprom单元上执行存储操作的nvsram单元，而且为了使这种能力具有支持其可能的操作的操作码，需要进一步开发nvsram技术。
技术实现要素：
为了解决以上技术问题，本实用新型提供一种电子设备。
根据一个方面，提供了一种电子设备包括：存储器阵列，包括被分组为字的多个易失性存储器单元以及与每个易失性存储器单元相关联的至少一个非易失性存储器单元；多个字级开关，每个字级开关与一个字相关联，并且允许将数据写入与字的易失性存储器单元相关联的非易失性存储器单元；控制电路系统，被配置为执行以下步骤：a)接收非易失性写入指令，非易失性写入指令包括至少一个地址和要写入至少一个地址的至少一个数据字；b)在至少一个地址处将至少一个数据字写入字的易失性存储器单元；以及c)在指定时间，通过个体地寻址用于非易失性写入的这些非易失性存储器单元，但是不从其他易失性存储器单元向其相关联的非易失性存储器单元写入数据，因为这些非易失性存储器单元未被寻址，从而将来自在步骤b)期间写入的易失性存储器单元的数据写入与这些易失性存储器单元相关联的非易失性存储器单元。
在一些实施例中，指定时间是存储器阵列发生芯片取消选择的时间。
在一些实施例中，指定时间不是存储器阵列发生芯片取消选择的时间。
在一些实施例中，至少一个地址包括多个地址；其中至少一个数据字包括多个数据字；并且其中步骤b)包括：b1)在多个地址中的第一地址处将多个数据字中的第一数据字写入字的易失性存储器单元；b2)在多个地址中的下一地址处将多个数据字中的下一数据字写入字的易失性存储器单元；b3)如果多个地址中的下一地址是多个地址中的最后地址，则进行到步骤c)；以及b4)如果多个地址中的下一地址不是多个地址中的最后地址，则返回到步骤b2)。
在一些实施例中，指定时间是存储器阵列发生芯片取消选择的时间。
在一些实施例中，指定时间不是存储器阵列发生芯片取消选择的时间。
本实用新型可以实现有益的技术效果。
附图说明
图1是利用现有技术的nvsram单元和现有技术的控制技术的现有技术的nvsram阵列的框图；
图2a是具有使得能够逐字地执行非易失性写入操作的字级开关的本文中公开的nvsram阵列的框图；
图2b是利用图2a的nvsram阵列的本文中公开的nvsram存储器的框图；
图2c是使用本文中公开的字开关电路系统和nvsram单元形成的nvsram阵列的字的框图；
图2d是本文中公开的nvsram单元的示意图；
图2e是用于与图2d的nvsram单元一起使用的字开关电路系统内的控制栅极锁存器的示意图；
图2f是用于与图2d的nvsram单元一起使用的字开关电路系统内的电源锁存器的示意图；
图2g是用于与图2d的nvsram单元一起使用的字开关电路系统内的控制逻辑的示意图；
图2h是用于与图2d的nvsram单元一起使用的替代的字开关电路系统内的电源锁存器的设计的示意图；
图2i是用于与图2d的nvsram单元一起使用的替代的字开关电路系统内的控制逻辑的设计的示意图；
图3是在图2b的nvsram存储器上执行扩展的页面写入操作的方法的流程图；
图4是在图2b的nvsram存储器上执行批量写入操作的方法的流程图；以及
图5是在图2b的nvsram存储器上执行延迟写入操作的方法的流程图。
具体实施方式
以下公开内容使得本领域技术人员能够制造和使用本文中公开的主题。在不脱离本公开的精神和范围的情况下，本文中描述的一般原理可以应用于除了上面详述的实施例和应用之外的其他实施例和应用。本公开不旨在限于所示的实施例，而是符合与本文中公开或建议的原理和特征相一致的最宽范围。
首先参考图2a，图2a示出了由多个nvsram单元10和字级开关11组成的nvsram阵列99，其中nvsram单元10被布置成字90，并且一个字级开关11位于每个字90附近。字90被布置成列122，字级开关11也被布置成列124。字级开关11生成个体的字级控制信号，诸如电源线ps上的电源信号、控制栅极线cgl上的控制栅极信号和字级字线wwl上的字级字信号。
应当理解，正是这些字级开关11允许nvsram阵列99的每个字在非易失性操作期间被个体地寻址，并且如果需要，则与标准的nvsram易失性和非易失性操作向后兼容。
另外参考图2b进一步描述nvsram存储器104。nvsram存储器104包括nvsram阵列99，nvsram阵列99本身包括多个列122，每列由nvsram单元10的字90组成。每个字90被分成其组成的nvsram单元10。邻近nvsram字90的每列122的是字级开关11的列124。行译码器108和列译码器110接收来自控制逻辑116的指令并且相应地译码nvsram阵列99内的地址。写入hv生成器112和读出放大器118分别在写入和读取周期期间操作以实现向nvsram阵列99写入数据和从nvsram阵列99读取数据。控制逻辑116可以经由spi总线接口114接收命令或操作码(例如，读取、写入、重新加载、存储、扩展的页面写入、批量写入和延迟写入)，并且可以基于其生成其到行译码器108和列译码器110的命令。
现在参考图2c描述利用上面教导的nvsram单元10的示例字90。字开关电路11具有耦合到nw、wl、srwl、erwl、rl、ees、vdd、vplus、vminus、erasec、progc、rstw、read和setw线的输入，并且向ps、cgl和wwl线提供输出。任何数目的nvsram单元94......9n耦合到字开关电路系统11和它们各自的位线bl0......bln。字开关电路11执行如下所述的功能，以便于逐字在nvsram单元94......9n上和由nvsram单元94......9n执行读取、写入、重新加载和存储操作。
现在另外参考图2d，图2d示出了nvsram单元10的设计。nvsram单元10是10t(十个晶体管)。每个nvsram单元10包括由形成存储数据位的锁存器的第一和第二交叉耦合的反相器14和16形成的6t(六晶体管)sram单元12，其中传输门晶体管mn3和mn4提供对所存储的数据位的访问。如果预期或期望功率损耗，则第一和第二eeprom串17和18用于备份所存储的数据位，并且然后一旦恢复供电就可以取回数据位。
第一反相器14由pmos晶体管mp1和nmos晶体管mn1形成。晶体管mp1的源极耦合到电源线ps，并且其本体耦合到n阱线nw。晶体管mn1的漏极耦合到晶体管mp1的漏极，其源极耦合到ns线，并且其栅极耦合到晶体管mp1的栅极。
第二反相器16由pmos晶体管mp2和nmos晶体管mn2形成。晶体管mp2的源极耦合到电源线ps，其本体耦合到n阱线nw。晶体管mn2的漏极耦合到晶体管mp2的漏极，其源极耦合到ns线，并且其栅极耦合到晶体管mp2的栅极。晶体管mp2和mn2的栅极耦合到晶体管mp1和mn1的漏极，并且晶体管mp1和mn1的栅极耦合到晶体管mp2和mn2的漏极。
传输门nmos晶体管mn3的漏极耦合到节点n1(在晶体管mp1和mn1的漏极处)，其源极耦合到位线bl，并且其栅极耦合到字级字线wwl。传输门nmos晶体管mn4的漏极耦合到节点n2(在晶体管mp2和mn2的漏极处)，其源极耦合到互补位线blc，并且其栅极耦合到字线wl。
第一eeprom串17由与浮栅晶体管ee1串联的nmos晶体管mn5构成。晶体管mn5的漏极耦合到节点n1，并且其栅极耦合到重载线rl。浮栅晶体管ee1的漏极耦合到晶体管mn5的源极，其源极耦合到eeprom源极线ees，并且其栅极耦合到控制栅极线cgl。
第二eeprom串18由与浮栅晶体管ee2串联的nmos晶体管mn6构成。晶体管mn6的漏极耦合到节点n2，并且其栅极耦合到重载线rl，以及源极。浮栅晶体管ee2的漏极耦合到晶体管mn6的源极，并且其源极耦合到eeprom源极线ees。
用于sram单元12上的操作的该电路的操作在此不需要描述，因为它按照针对sram单元的标准进行。现在描述在eeprom串17和18上执行的用于存储非易失性数据的操作。
通过执行擦除操作然后执行编程操作来完成将非易失性数据存储到eeprom单元(浮栅晶体管ee1和ee2)中。
擦除操作如下操作。将ees、ns、wwl和rl线设置为逻辑低，以将浮栅晶体管ee1和ee2与sram12隔离。将n阱线nw和电源线ps设置为vdd。然后用高电压(例如，14v)使cgl线脉动，以擦除浮栅晶体管ee1和ee2的内容，从而使它们进入截止状态。
程序操作如下操作。将ees、ns、wl和rl线设置为逻辑低，而将n阱线nw设置为vdd，并且将电源线ps设置为5v。用-9v使cgl线脉动，使得存储1的单元看到5-(-9)＝14v，并且存储0的单元看到0-(-9)＝9v，而然后将rl线设置为逻辑高以将浮栅晶体管ee1和ee2连接到sram12。保持逻辑高的反相器14或16将逻辑高传递给与其连接的浮栅晶体管ee1或ee2，并且保持逻辑0的反相器14或16将逻辑低传递给与其连接的浮栅晶体管ee1或ee2。虽然n1或n2与cgl之间的14v差异足以编程eeprom单元，但9v具有可以忽略不计的影响并且不足以编程eeprom单元。因此，接收逻辑1的浮栅晶体管ee1或ee2被编程，而接收逻辑0的浮栅晶体管ee1或ee2未被编程。因此，来自sram单元12的数据被存储为非易失性数据。
在加电时将非易失性数据重新加载到sram单元12中是如下操作的。将eeprom源极线ees和ns线置于逻辑低，字线wl也是如此。将cgl线置于参考电压vref，通常约为0.5v至1v。将n阱线nw和rl线置于vdd。然后电源线ps斜坡上升。处于vdd的rl线导通晶体管mn5和mn6，以将eeprom单元(浮栅晶体管ee1和ee2)耦合到节点n1和n2。浮栅晶体管ee1和ee2将处于不同状态，其中一个被“编程”并且包含存储数据的位，而另一个被“擦除”。被编程的浮栅晶体管ee1或ee2将汲取比被擦除的浮栅晶体管更多的电流，这使交叉耦合的反相器14和16失衡，导致反相器14和16的状态的翻转以匹配浮栅晶体管ee1和ee2的状态，从而用所存储的非易失性数据位重新加载sram单元12。
应当理解，在现有技术应用中，ps、cgl和wl线对于nvsram阵列是全局的，使得当执行编程操作时，对该nvsram阵列的所有nvsram单元全局地执行编程操作。本文中公开的字级开关11允许逐字在nvsram阵列99上执行存储操作(非易失性写入操作)，使得存储操作的粒度是一个字90。记住该功能，已经设计了新的或已更新的操作码，其将向nvsram单元10的字的sram单元12的写入操作与将来自这些sram单元12(一旦写入)的数据向这些nvsram单元10的eeprom单元17-18的存储操作进行组合。
如将要描述的，字级开关11包括将控制栅极信号提供给控制栅极线cgl的控制栅极锁存器30。
现在参考图2e描述控制栅极锁存器30。控制栅极锁存器30包括交叉耦合的反相器32和34。反相器32包括pmos晶体管mp31和nmos晶体管mn31。晶体管mp31的源极和本体耦合到vplus线，并且其漏极耦合到节点n31。晶体管mn31的漏极耦合到节点n31，并且其源极耦合到vminus线。晶体管mp31和mn31的栅极耦合到节点n32。反相器34包括pmos晶体管mp32和nmos晶体管mn32。晶体管mp32的源极和本体耦合到vplus线，并且其漏极耦合到节点n32。晶体管mn32的漏极耦合到节点n32，并且其源极耦合到vminus线。晶体管mp32和mn32的栅极耦合到节点n31。
nmos晶体管mn33的漏极耦合到节点n31，并且其栅极耦合到编程线progc。nmos晶体管mn34的漏极耦合到晶体管mn33的源极，其源极耦合到地，并且其栅极耦合到psn线。nmos晶体管mn35的漏极耦合到节点n31，并且其栅极耦合到擦除线erasec。nmos晶体管mn36的漏极耦合到晶体管mn35的源极，其源极耦合到地，并且其栅极耦合到电源线ps。nmos晶体管mn37的漏极耦合到节点n32，其源极耦合到地，并且其栅极耦合到读取线read。progc和psn信号处于逻辑高，或者erasec和ps信号处于逻辑高，用于设置控制栅锁存器30。read信号用于复位锁存器。注意，在节点n32处生成控制栅极线信号cgl。
现在参考图2f描述电源锁存器40。电源锁存器40包括交叉耦合的反相器42和44以及与反相器44的输出串联耦合的反相器46。反相器42包括pmos晶体管mp41和nmos晶体管mn41。晶体管mp41的源极和本体耦合到vdd，并且其漏极耦合到节点n41。晶体管mn41的漏极耦合到节点n41，并且其源极耦合到地。晶体管mp41和mn41的栅极耦合到节点n42。反相器44包括pmos晶体管mp42和nmos晶体管mn42。晶体管mp42的源极和本体耦合到vdd，并且其漏极耦合到节点n42。晶体管mn42的漏极耦合到节点n42，并且其源极耦合到地。晶体管mp42和mn42的栅极耦合到节点n41。
nmos晶体管mn43的漏极耦合到节点n42，并且其栅极耦合到setw线。nmos晶体管mn44的漏极耦合到晶体管mn43的源极，其源极耦合到地，并且其栅极耦合到字线wl。nmos晶体管mn45的漏极耦合到节点n41，其源极耦合到地，并且其栅极耦合到rstw线。注意，电源线ps在节点n43处产生，并且其逆psn在节点n42处产生。rstw信号为逻辑高设置由反相器42和44形成的锁存器(并且因此复位电源锁存器40)，而setw和wl线为高复位由反相器42和44形成的锁存器(并且因此设置电源锁存器)。
反相器46包括pmos晶体管mp43和nmos晶体管mn46。pmos晶体管mp43的源极和本体耦合到vdd，并且其漏极耦合到节点n43。nmos晶体管mn46的漏极耦合到节点n43，并且其源极耦合到地。晶体管mp43和mn46的栅极耦合到节点n42。
现在参考图2g描述控制电路系统150。控制电路系统150包括或非门156和反相器152。反相器152的输入耦合到字线wl。或非门156的输入耦合到writen线和反相器152的输出。字级字线wwl信号在或非门156的输出处产生。
现在参考图2h-图2i描述字开关电路11系统'的替代设计。字开关电路系统11'包括控制栅锁存器30(图2e)、电源锁存器170和控制电路系统180。
电源锁存器170包括形成锁存器的交叉耦合的反相器174和176。反相器174包括pmos晶体管mp71和nmos晶体管mn71。晶体管mp71的源极和本体耦合到vdd，并且其漏极耦合到节点n71。晶体管mn71的漏极耦合到晶体管mp71的漏极，并且其源极耦合到地。晶体管mp71和mn71的栅极耦合到节点n72。反相器176包括pmos晶体管mp72和nmos晶体管mn72。晶体管mp72的源极和本体耦合到vdd，并且其漏极耦合到节点n72。晶体管mn72的漏极耦合到节点n72，并且其源极耦合到地。晶体管mp72和mn72的栅极耦合到节点n71。nmos晶体管mn73的漏极耦合到节点n72，其源极耦合到地，并且其栅极耦合到字级字线wwl。nmos晶体管mn74的漏极耦合到节点n71，其源极耦合到地，并且其栅极耦合到rstw线。字级字线wwl处于逻辑高复位由反相器174和176形成的锁存器，并且因此设置电源锁存器170，而rstw处于逻辑高设置由反相器174和176形成的锁存器并且因此复位电源锁存器170。注意，电源信号psn的反相在节点n72处产生。
电源锁存器170电路系统还包括反相器178，反相器178的输入耦合到节点n72，从而在其输出处产生电源信号ps。反相器178包括pmos晶体管mp73和nmos晶体管mn75。晶体管mp73的源极和本体耦合到vdd，并且其栅极耦合到节点n72。晶体管mn75的源极耦合到地，并且其栅极耦合到节点n72。晶体管mp73和mn75的漏极耦合到节点n73。注意，电源信号ps在节点n73处产生。
控制电路系统180包括nand门182和反相器184。nand门182具有耦合到字线wl和setw线的输入，并且将其输出提供给反相器184。在nand门182的输出处产生wwln信号。并且在反相器184的输出处产生wwl信号。
现在附加参考图3的流程图50描述扩展的页面写入操作码或操作。扩展的页面写入操作的特征在于其能够向任何大小的存储器页面写入，直到并且包括整个nvsram阵列99的大小的页面。
扩展的页面写入操作在框51处开始于向控制逻辑116发送扩展的页面写入操作码或者基于扩展的页面写入操作码将由外部设备(诸如微处理器)生成的信号发送到控制逻辑116(框52)。将操作码与起始地址一起发送(框53)，该起始地址的长度是给定的字节数。作为示例，对于由512k的nvsram阵列99组成的nvsram存储器104，起始地址将是两个字节，这表示将存在16个地址位。操作码还在起始地址之后与要写入的数据字节一起发送(框54)。控制逻辑116操作与起始地址相对应的nvsram单元10及其字级开关11，以在该地址处将与字长相对应的多个数据字节写入字90的sram单元12(框54)。
如果在所接收的地址处写入的最后数据字节是与扩展的页面写入操作码一起发送的最后数据字节(框55)，则在下一芯片取消选择时，将在扩展的页面写入操作码的执行期间寻址的nvsram字90的sram单元12中被写入的数据存储到这些nvsram字90的eeprom单元中(框59)，并且完成扩展的页面写入操作码的执行(框60)。如果写入所寻址的nvsram字90的最后数据字节不是发送的最后数据字节(框55)，并且如果写入数据字节的地址不是nvsram阵列99中的最后地址(框56)，则将地址递增1(框57)，并且控制逻辑116将要写入的下一接收的数据字节发送到下一寻址的nvsram字90(返回到框54)，并且重复框54、55、56，并且57继续执行，直到写入了与操作码一起发送的最后字节。此时，在下一芯片取消选择时，将在扩展的页面写入操作码的执行期间寻址的nvsram字90的sram单元12中被写入的数据存储到这些nvsram字90的eeprom单元中(框59)。并且，完成扩展的页面写入操作码的执行(框60)。注意，如果在任何时候，如果写入的最新字节的地址是存储器中的最后地址(框56)，并且还有其他字节要写入，则将地址复位为存储器中的第一地址(框58)并且返回到框54，相应地从那里开始操作。
现在另外参考图4的流程图70描述批量写入操作码或操作。批量写入操作的特点是能够写入非顺序地址。
批量写入操作在框71处开始于向控制逻辑116发送批量写入操作码或者基于批量写入操作码将由外部设备(诸如微处理器)生成的信号发送到控制逻辑116(框72)。将操作码与第一地址一起发送(框73)，第一地址的长度是给定的字节数。在第一地址之后，将操作码也与要在该第一地址处写入字90的数据字节一起发送(框74)。控制逻辑116操作与起始地址相对应的nvsram单元10及其字级开关11，以在起始地址处将所接收的数据字节写入sram单元12(框74)。
如果刚写入的地址是发送的最后地址(框75)，则在下一芯片取消选择时，将在批量写入操作码的执行期间寻址的nvsram字90的sram单元12中被写入的数据存储到这些nvsram字90的eeprom单元中(框78)，并且完成扩展的页面写入操作码的执行(框79)
如果刚写入的地址不是与操作码一起发送的最后地址，则批量写入操作继续发送下一地址(框76)，并且然后发送意图用于该地址的字节并且在该地址处将字节写入nvsram字90的sram单元12(框77)。再次注意，框76处的该地址不需要与第一地址(或先前地址)顺序，并且实际上可以是nvsram阵列99的任何地址。然后，返回框75以便确定刚写入的地址是否是与操作码一起发送的最后地址。如果写入的地址是与批量写入操作码一起发送的最后地址，则在下一芯片取消选择时，将在批量写入操作码的执行期间寻址的nvsram字90的sram单元12中被写入的数据存储到这些nvsram字90的eeprom单元中(框78)，并且完成扩展的页面写入操作码的执行(框79)。
现在附加参考图5的流程图80描述延迟的写入操作码。延迟的写入操作码在框81处开始于向控制逻辑116发送延迟的写入操作码，或者基于延迟的写入操作码将由外部设备(诸如微处理器)生成的控制信号发送到控制逻辑116。然后，执行扩展的页面写入操作或批量写入操作(框82)，然而，在芯片取消选择时，不执行存储在扩展的页面写入或批量写入的执行期间被寻址的nvsram字90的sram单元12的被写入数据的最终存储操作。相反，最终存储操作在稍后的指定时间执行(框83)，其可以例如紧接在写入sram之后而不是等待芯片取消选择，或者在任何其他期望的时间。
理解为了完全向后兼容，控制逻辑116或向控制逻辑116发送控制信号的外部设备也完全能够执行传统的现有技术的nvsram读取、写入、加载和存储操作。注意，当执行传统的现有技术nvsram写入操作时，整个nvsram阵列中的所有sram单元的内容在芯片取消选择时存储在它们相应的eeprom单元中；利用本文中公开的扩展的页面写入和批量写入操作，只有由命令实际写入的这些sram单元在芯片取消选择时将其内容存储在它们相应的eeprom单元中。而且，利用本文中公开的延迟写入操作，只有由命令或操作码实际写入的这些sram单元将其内容在稍后的指定时间存储在它们相应的eeprom单元中。这有助于增加nvsram存储器104的寿命和稳健性，因为未选择的nvsram单元10和字90没有受到应力。
还要注意，通过使用启用个体的字级访问的字级开关11，如果需要，可以执行传统的eeprom存储和加载操作。传统的eeprom存储器是如下的一种特殊情况：不是通过在要写入的地址到达行的末尾(对应于发送的第一地址)时递增行地址而是将地址转到行的开头来执行批量页写入。
虽然已经关于有限数目的实施例描述了本公开，但是受益于本公开的本领域技术人员将理解，可以设想不脱离本文中公开的本公开的范围的其他实施例。因此，本公开的范围仅受所附权利要求的限制。
本文中公开了一种对包含被分组为字的多个易失性存储器单元的存储器执行非易失性写入的方法，其中每个易失性存储器单元具有与其相关联的至少一个非易失性存储器单元。该方法包括步骤：a)接收包括至少一个地址和要写入至少一个地址的至少一个数据字的非易失性写入指令；b)在至少一个地址处将至少一个数据字写入字的易失性存储器单元；c)在指定时间，通过分别寻址用于非易失性写入的这些非易失性存储器单元，但是不从其他易失性存储器单元向其相关联的非易失性存储器单元写入数据，因为这些非易失性存储器单元未被寻址，从而将来自在步骤b)期间写入的易失性存储器单元的数据写入与这些易失性存储器单元相关联的非易失性存储器单元。
指定时间可以是也可以不是存储器发生芯片取消选择的时间。
至少一个地址可以包括起始地址。至少一个数据字可以是多个数据字。步骤b)可以包括：b1)在起始地址处将多个数据字中的第一数据字写入字的易失性存储器单元；b2)递增起始地址以产生下一地址；b3)在下一地址处将多个数据字中的下一数据字写入字的易失性存储器单元；b4)如果多个数据字包含尚未写入的另一数据字，则递增下一地址并且返回到步骤b3)；以及b5)如果多个数据字不包含尚未写入的另一数据字，则进行到步骤c)。
指定时间可以是也可以不是存储器发生芯片取消选择的时间。
至少一个地址可以是多个地址。至少一个数据字可以是多个数据字。步骤b)可以包括：b1)在多个地址中的第一地址处将多个数据字中的第一数据字写入字的易失性存储器单元；b2)在多个地址中的下一地址处将多个数据字中的下一数据字写入字的易失性存储器单元；b3)如果多个地址中的下一地址是多个地址中的最后地址，则进行到步骤c)；以及b4)如果多个地址中的下一地址不是多个地址中的最后地址，则返回到步骤b2)。
指定时间可以是也可以不是存储器发生芯片取消选择的时间。
本文中还公开了一种电子设备，其包括：包括被分组为字的多个易失性存储器单元和与每个易失性存储器单元相关联的至少一个非易失性存储器单元的存储器阵列；以及多个字级开关，每个字级开关与一个字相关联并且允许将数据写入与该字的易失性存储器单元相关联的非易失性存储器单元。电子设备还可以包括控制电路，控制电路被配置为执行以下步骤：a)接收非易失性写入指令，非易失性写入指令包括至少一个地址和要写入至少一个地址的至少一个数据字；b)在至少一个地址处将至少一个数据字写入字的易失性存储器单元；以及c)在指定时间，通过个体地寻址用于非易失性写入的这些非易失性存储器单元，但是不从其他易失性存储器单元向其相关联的非易失性存储器单元写入数据，因为这些非易失性存储器单元未被寻址，从而将来自在步骤b)期间写入的易失性存储器单元的数据写入与这些易失性存储器单元相关联的非易失性存储器单元。
指定时间可以是也可以不是存储器阵列发生芯片取消选择的时间。
至少一个地址可以是多个地址。至少一个数据字可以是多个数据字。步骤b)可以包括：b1)在多个地址中的第一地址处将多个数据字中的第一数据字写入字的易失性存储器单元；b2)在多个地址中的下一地址处将多个数据字中的下一数据字写入字的易失性存储器单元；b3)如果多个地址中的下一地址是多个地址中的最后地址，则进行到步骤c)；b4)如果多个地址中的下一地址不是多个地址中的最后地址，则返回到步骤b2)。
指定时间可以是也可以不是存储器阵列发生芯片取消选择的时间。
本文中还公开了一种操作非易失性静态随机存取存储器(nvsram)的方法，其包括：a)接收非易失性写入指令，该非易失性写入指令包括至少一个地址和要写入至少一个地址的至少一个数据字；b)在至少一个地址处将至少一个数据字写入字的易失性存储器单元；c)通过个体地寻址用于非易失性写入的这些非易失性存储器单元，将来自在步骤b)期间写入的易失性存储器单元的数据写入与这些易失性存储器单元相关联的非易失性存储器单元。
至少一个地址可以包括起始地址。至少一个数据字可以包括多个数据字。步骤b)可以包括：b1)在起始地址处将多个数据字中的第一数据字写入字的易失性存储器单元；b2)递增起始地址以产生下一地址；b3)在下一地址处将多个数据字中的下一数据字写入字的易失性存储器单元；b4)如果多个数据字包含尚未写入的另一数据字，则递增下一地址并且返回到步骤b3)；b5)如果多个数据字不包含尚未写入的另一数据字，则进行到步骤c)。
至少一个地址可以是多个地址。至少一个数据字可以是多个数据字。步骤b)可以包括：b1)在多个地址中的第一地址处将多个数据字中的第一数据字写入字的易失性存储器单元；b2)在多个地址中的下一地址处将多个数据字中的下一数据字写入字的易失性存储器单元；b3)如果多个地址中的下一地址是多个地址中的最后地址，则进行到步骤c)；b4)如果多个地址中的下一地址不是多个地址中的最后地址，则返回到步骤b2)。