1.一种神经元电路，其特征在于，包括：输入层芯片、多个卷积层芯片、输出层芯片和开关电容阵列，其中，
所述输入层芯片、多个所述卷积层芯片和输出层芯片依次通过所述开关电容阵列的极板互联，形成3d堆叠结构。
2.根据权利要求1所述的神经元电路，其特征在于，所述开关电容阵列的上极板位于上层芯片的背部，下极板位于下层芯片的顶部，上下两个极板之间填充介质材料，使相邻的两层芯片互联，形成3d堆叠结构。
3.根据权利要求1或2所述的神经元电路，其特征在于，激活值以数字量参与运算，所述输入层芯片包括：数据存储器、权重存储器和逻辑电路，每个所述卷积层芯片包括：比较/放大电路、缩放电路、a/d转换电路和逻辑电路，输出层芯片包括：比较/放大电路、缩放电路和a/d转换电路，其中，
所述数据存储器，用于存储数据；
所述权重存储器，用于存储与所述数据一一对应的权重值；
所述逻辑电路，基于所述数据存储器和所述权重存储器，用于对数据和所述数据对应的权重值进行乘操作；
所述开关电容阵列，基于电荷再分配技术，用于向比较/放大电路提供分压；
所述比较/放大电路，基于所述分压对各个乘操作结果进行宽矢量求和；
所述缩放电路，基于储存在权重存储器的缩放因子对所述宽矢量和进行缩放操作得到最终模拟电压v；
所述a/d转换电路，用于将模拟电压值v转换为数据量后储存到所述数据存储器中。
4.根据权利要求1或2所述的神经元电路，其特征在于，激活值以模拟量参与运算，所述输入层芯片包括：数据存储器、d/a转换电路、权重存储器和开关控制电路，每个所述卷积层芯片包括：比较/放大电路、缩放电路、锁存电路和开关控制电路，所述输出层芯片包括：比较/放大电路、缩放电路和a/d转换电路，其中，
所述数据存储器，用于存储数据；
所述d/a转换电路，用于将所述数据存储器中存储的多比特位的数字量的数据转换成相应的模拟量；
所述权重存储器，用于存储与所述数据存储器中数据一一对应的权重值；
所述开关控制电路，基于所述d/a转换电路输出结果和所述权重存储器，对数据和所述数据对应的权重值进行乘操作；
所述开关电容阵列，用于向比较/放大电路提供分压；
所述比较/放大电路，基于所述分压对各个乘操作结果进行宽矢量求和；
所述缩放电路，基于储存在权重存储器的缩放因子对所述宽矢量和进行缩放操作得到最终模拟电压v；
所述锁存电路，用于锁定并存储模拟电压；
所述a/d转换电路，用于将所述模拟电压值v转换成数字量。