工艺制造方法、阈值电压的调节方法、设备和存储介质与流程

1.本发明实施例涉及半导体制造领域，尤其涉及一种工艺制造方法、阈值电压的调节方法、设备和存储介质。


背景技术：

2.互补型金属-氧化物-半导体(complementary metal-oxide-semiconductor，cmos)晶体管是是集成电路中最重要的元件之一。所述互补型金属氧化物半导体管包括pmos器件和nmos器件。
3.随着半导体结构的特征尺寸的不断缩小，最具挑战性的问题是如何解决半导体结构漏电流大的问题。其中，半导体结构的漏电流大的问题，主要是由传统栅介质层厚度不断减小所引起的。
4.当前提出的解决方法是采用高k栅介质材料代替传统的二氧化硅栅介质材料，并使用金属作为栅电极，以避免高k材料与传统栅电极材料发生费米能级钉扎效应以及硼渗透效应。
5.而且，为了调节cmos晶体管的阈值电压，目前会在高k栅介质层的表面形成功函数层(work function layer)；其中，pmos器件的功函数层需要具有较高的功函数，而nmos器件的功函数层需要具有较低的功函数。因此，在形成pmos器件和nmos器件的过程中，pmos器件和nmos器件所对应的功函数层的材料不同，以满足各自功函数调节的需求。


技术实现要素：

6.本发明实施例解决的问题是提供一种工艺制造方法、阈值电压的调节方法、设备和存储介质，降低调节阈值电压的难度。
7.为解决上述问题，本发明实施例提供一种工艺制造方法，包括：确定待形成mos器件类型以及对应的阈值电压区间；根据所述mos器件类型以及对应的阈值电压区间，通过查询预先配置的阈值电压区间第一映射关系与阈值电压区间第二映射关系，获得对应的阈值电压调节工序；根据所述对应的阈值电压调节工序，建立工艺流程；其中，所述第一映射关系为所述阈值电压区间与mos器件类型映射关系；所述第二映射关系为所述第一映射关系中的阈值电压区间与预设工艺流程中选取至少一个调节工艺构成的阈值电压调节工序对应，所述阈值电压调节工序在总的阈值电压偏移量作用下使阈值电压位于对应所述阈值电压区间中。
8.相应的，本发明实施例还提供一种阈值电压的调节方法，包括：设置至少一个阈值电压区间；创建所述阈值电压区间第一映射关系，所述第一映射关系为所述阈值电压区间与mos器件类型映射关系；设置预设工艺流程，所述预设工艺流程包括在制造mos器件中进行的调节工艺，每一所述调节工艺具有相对应的阈值电压偏移量；创建阈值电压区间第二映射关系，所述第二映射关系为所述第一映射关系中的所述阈值电压区间与所述预设工艺流程中选取至少一个调节工艺构成的阈值电压调节工序对应，所述阈值电压调节工序在总
的阈值电压偏移量作用下使阈值电压位于对应所述阈值电压区间中。
9.相应地，本发明实施例还提供一种设备，包括至少一个存储器和至少一个处理器，所述存储器存储有一条或多条计算机指令，其中，所述一条或多条计算机指令被所述处理器执行以实现上述工艺制造方法。
10.相应的，本发明实施例还提供一种存储介质，所述存储介质存储有一条或多条计算机指令，所述一条或多条计算机指令用于实现上述工艺制造方法。
11.与现有技术相比，本发明实施例的技术方案具有以下优点：
12.本发明实施例提供的工艺制造方法中，根据待形成mos器件类型以及对应的阈值电压区间，通过查询预先配置的阈值电压区间第一映射关系与阈值电压区间第二映射关系，获得对应的阈值电压调节工序，然后根据所述对应的阈值电压调节工序，建立工艺流程，其中，所述第一映射关系为所述阈值电压区间与mos器件类型映射关系，所述第二映射关系为所述第一映射关系中的阈值电压区间与预设工艺流程中选取至少一个调节工艺构成的阈值电压调节工序对应，所述阈值电压调节工序在总的阈值电压偏移量作用下使阈值电压位于对应所述阈值电压区间中；因此，通过查询的方式，即可获得对应的阈值电压调节工序，而且通过不同调节工艺的组合方式获得对应的阈值电压调节工序，从而能够通过所述工艺制造方法形成任意所需阈值电压的mos器件，进而降低了调节阈值电压的难度。
13.本发明实施例提供的阈值电压的调节方法中，在设置至少一个阈值电压区间后，先创建所述阈值电压区间第一映射关系，所述第一映射关系为所述阈值电压区间与mos器件类型映射关系，再设置预设工艺流程，所述预设工艺流程包括在制造mos器件中进行的调节工艺，每一所述调节工艺具有相对应的阈值电压偏移量，接着创建阈值电压区间第二映射关系，所述第二映射关系为所述第一映射关系中的所述阈值电压区间与所述预设工艺流程中选取至少一个调节工艺构成的阈值电压调节工序对应，所述阈值电压调节工序在总的阈值电压偏移量作用下使阈值电压位于对应所述阈值电压区间中；因此，通过不同调节工艺的组合方式，能够获得与mos器件类型以及对应的阈值电压区间相对应的阈值电压调节工序，以满足形成多阈值电压器件的需求，从而提高了所述阈值电压的调节方法的适用性，进而降低了调节阈值电压的难度。
附图说明
14.图1至图2是一种半导体结构的制造方法中各步骤对应的结构示意图；
15.图3是本发明工艺制造方法一实施例的流程图；
16.图4是本发明阈值电压的调节方法一实施例的流程图；
17.图5是本发明一实施例所提供的设备的硬件结构图。
具体实施方式
18.随着半导体结构的特征尺寸的不断减小，调节阈值电压的难度相应增大。现结合一种半导体结构的制造方法分析调节阈值电压的难度变大原因。
19.图1至图2是一种半导体结构的制造方法中各步骤对应的结构示意图。
20.参考图1，提供基底10，所述基底10上形成有层间介质层20，所述层间介质层20内形成有栅极开口25。
21.所述基底10可以包括nmos区(图未示)和pmos区(图未示)中的一种或两种，所述nmos区可用于形成具有不同阈值电压的nmos器件，所述pmos区可用于形成具有不同阈值电压的pmos器件。
22.其中，所述半导体结构的制造方法采用后栅(gate last)工艺形成栅极结构，所述栅极开口25通过去除伪栅结构(dummy gate)的方式形成。
23.继续参考图1，形成保形覆盖所述栅极开口25的高k栅介质层30。
24.参考图2，形成保形覆盖所述高k栅介质层30的功函数层40。
25.后续制程还包括：填充所述栅极开口25，形成覆盖所述功函数层40的栅电极层；通过平坦化工艺，去除高于所述层间介质层20顶面的栅电极层、功函数层40和高k栅介质层30，所述栅极开口25中剩余的所述栅电极层、功函数层40和高k栅介质层30用于构成栅极结构。
26.根据待形成mos器件类型以及对应的阈值电压，所述功函数层40为单层结构，或者，所述功函数层40为叠层结构，所述叠层结构的功函数层40包括多层功函数材料层(未标示)。
27.所述功函数层40用于调节对应mos器件的阈值电压。
28.其中，为了适应集成电路设计中不同mos器件的开关速度的需要，需要形成具有多阈值电压的mos器件，从而导致叠层结构的功函数层40所包含的功函数材料层层数增加。尤其是，当所述半导体结构的制造方法用于在同一衬底上形成多种阈值电压类型的mos器件时，阈值电压的类型越多，叠层结构的功函数层40所包含的功函数材料层层数则越多。
29.但是，随着半导体结构的特征尺寸的不断减小，所述栅极开口25的尺寸相应不断减小，当叠层结构的功函数层40所包含的功函数材料层层数增加时，这相应会增加功函数层40在所述栅极开口25中的形成难度。
30.因此，受到所述栅极开口25的尺寸限制，目前难以通过调整各栅极开口25中功函数层40所包含的功函数材料层层数的方式，来调节mos器件的阈值电压，这相应导致调节阈值电压的难度变大。
31.为了解决所述技术问题，本发明实施例提供一种工艺制造方法，包括：确定待形成mos器件类型以及对应的阈值电压区间；根据所述mos器件类型以及对应的阈值电压区间，通过查询预先配置的阈值电压区间第一映射关系与阈值电压区间第二映射关系，获得对应的阈值电压调节工序；根据所述对应的阈值电压调节工序，建立工艺流程；其中，所述第一映射关系为所述阈值电压区间与mos器件类型映射关系；所述第二映射关系为所述第一映射关系中的阈值电压区间与预设工艺流程中选取至少一个调节工艺构成的阈值电压调节工序对应，所述阈值电压调节工序在总的阈值电压偏移量作用下使阈值电压位于对应所述阈值电压区间中。
32.本发明实施例通过查询的方式，即可获得对应的阈值电压调节工序，而且通过不同调节工艺的组合方式获得对应的阈值电压调节工序，从而能够通过所述工艺制造方法形成任意所需阈值电压的mos器件，进而降低了调节阈值电压的难度。
33.参考图3，示出了本发明工艺制造方法一实施例的流程图。本实施例所述工艺制造方法包括以下基本步骤：
34.步骤s11：确定待形成mos器件类型以及对应的阈值电压区间；
35.步骤s12：根据所述mos器件类型以及对应的阈值电压区间，通过查询预先配置的阈值电压区间第一映射关系与阈值电压区间第二映射关系，获得对应的阈值电压调节工序；
36.步骤s13：根据所述对应的阈值电压调节工序，建立工艺流程。
37.为使本发明的上述目的、特征和优点能够更为明显易懂，下面结合附图对本发明的具体实施例做详细的说明。
38.继续参考图3，执行步骤s11，确定待形成mos器件类型以及对应的阈值电压区间。
39.通过先确定待形成mos器件类型以及对应的阈值电压区间，从而为后续获得对应的阈值电压调节工序做准备。
40.本实施例中，所述待形成mos器件为逻辑器件，所述mos器件类型包括nmos器件和pmos器件中的一种或两种。例如，所述工艺制造方法用于在同一衬底上形成nmos器件和pmos器件，则所述待形成mos器件类型包括nmos器件和pmos器件。
41.本实施例中，所述阈值电压区间包括第一阈值电压、第二阈值电压、第三阈值电压、第四阈值电压、第五阈值电压、第六阈值电压、第七阈值电压和第八阈值电压中的一种或多种，且所述第一阈值电压、第二阈值电压、第三阈值电压、第四阈值电压、第五阈值电压、第六阈值电压、第七阈值电压和第八阈值电压所对应的阈值电压递增。
42.继续参考图3，执行步骤s12，根据所述mos器件类型以及对应的阈值电压区间，通过查询预先配置的阈值电压区间第一映射关系与阈值电压区间第二映射关系，获得对应的阈值电压调节工序。
43.其中，所述第一映射关系为所述阈值电压区间与mos器件类型映射关系，所述第二映射关系为所述第一映射关系中的阈值电压区间与预设工艺流程中选取至少一个调节工艺构成的阈值电压调节工序对应，所述阈值电压调节工序在总的阈值电压偏移量作用下使阈值电压位于对应所述阈值电压区间中。
44.所述阈值电压区间第一映射关系与阈值电压区间第二映射关系为预先配置的，因此，一旦确定所述mos器件类型以及对应的阈值电压区间，即可通过查询的方式，获得对应的阈值电压调节工序，从而显著降低了获得对应的阈值电压调节工序的难度，相应降低了调节阈值电压的难度。
45.本实施例中，nmos器件和pmos器件均具有相同的阈值电压区间，例如，nmos器件和pmos器件的阈值电压区间均包括第一阈值电压，在同一阈值电压区间下，可获得两组阈值电压调节工序，一组阈值电压调节工序用于调节nmos器件的阈值电压，另一组阈值电压调节工序用于调节pmos器件的阈值电压。因此，通过所述第一映射关系，能够通过查询的方式，获得与mos器件类型以及对应的阈值电压区间相对应的阈值电压调节工序，从而实现阈值电压调节工序与mos器件类型的一一对应关系。
46.所述第二映射关系为所述第一映射关系中的阈值电压区间与预设工艺流程中选取至少一个调节工艺构成的阈值电压调节工序对应，所述阈值电压调节工序在总的阈值电压偏移量作用下使阈值电压位于对应所述阈值电压区间中。因此，通过查询的方式，即可获得与mos器件类型以及对应的阈值电压区间相对应的阈值电压调节工序，以满足形成多阈值电压器件的需求。
47.其中，每一所述调节工艺具有相对应的阈值电压偏移量，因此，在每一组阈值电压
调节工序中，在各调节工艺的共同作用下，所述阈值电压调节工序在总的阈值电压偏移量作用下使阈值电压位于对应所述阈值电压区间中。
48.本实施例中，在所述阈值电压区间第二映射关系中，所述调节工艺包括电偶极子层形成工艺、功函数层形成工艺和功函数层等离子体处理工艺，所述电偶极子层形成工艺、功函数层形成工艺和功函数层等离子体处理工艺均具有阈值电压偏移量，从而起到调节mos器件的阈值电压作用。
49.利用所述工艺制造方法形成mos器件时，在进行阈值电压调节工序之前，通常还包括依次进行的界面层(il)形成工艺和高k栅介质层形成工艺，所述电偶极子层形成工艺包括在高k栅介质层上形成氧化层的步骤、退火步骤、以及去除氧化层的步骤，在退火的过程中，氧化层中的离子会向所述界面层和高k栅介质层的界面处扩散，并在所述界面层和高k栅介质层的界面处析出，从而形成电偶极子(dipole)层，而且，形成电偶极子层后，还会去除所述氧化层，因此，通过采用电偶极子层形成工艺，以免在金属栅极结构中引入额外沉积的膜层，即不会对金属栅极结构对应的叠层结构产生影响。
50.本实施例中，当mos器件为nmos器件时，在所述电偶极子层形成工艺中，利用氧化镁或氧化镧层进行阈值电压调节，也就是说，氧化层的材料为氧化镁或氧化镧层；当mos器件为pmos器件时，在所述电偶极子层形成工艺中，利用氧化铝层进行阈值电压调节，也就是说，氧化层的材料为氧化铝。
51.其中，所述电偶极子层形成工艺用于减小金属栅极结构的整体功函数，且功函数值越小，nmos器件的阈值电压则越小，而pmos器件的阈值电压则越大，因此，本实施例中，所述偶极子层形成工艺用于减小nmos器件的阈值电压，所述偶极子层形成工艺用于增大pmos器件的阈值电压。
52.通过在界面层和高k栅介质层的界面处形成电偶极子层，电偶极子层会产生一个和电子运动方向相同的电场，从而在所述界面处形成瞬间电场突变，进而使得器件整体的功函数值发生改变。
53.所述功函数层等离子体处理工艺用于对功函数层进行等离子体处理，从而改变功函数层的功函数值，进而起到调节阈值电压的作用，且所述功函数层等离子体处理不会对功函数层的厚度产生影响，也不会引入额外沉积的膜层。
54.本实施例中，所述功函数层等离子体处理工艺用于提高功函数层的功函数值。在所述功函数层等离子体处理工艺中，利用含氮气体、含氧气体和含氟气体中的一种或多种反应气体条件下的等离子体处理进行阈值电压调节。其中，所述含氮气体可以为n2、nh3或n2o，所述含氧气体可以为o2或no2，所述含氟气体可以为f2。需要说明的是，在所述功函数层等离子体处理工艺中，还采用氩气等非反应气体，从而防止等离子反应过于激烈。
55.具体地，所述功函数层等离子体处理用于对功函数层的材料进行改性，从而使功函数层的功函值发生变化。例如，利用含氧气体，对材料为tin的功函数层进行功函数层等离子体处理，使所述功函数层的材料由tin变为tion，从而改变其功函数值。
56.综上，通过使调节工艺包括电偶极子层形成工艺、功函数层形成工艺和功函数层等离子体处理工艺，能够通过不同调节工艺的组合方式，形成与所述阈值电压区间对应的mos器件，从而提高了所述阈值电压的调节方法的适用性，进而降低了调节阈值电压的难度。而且，所述电偶极子层形成工艺和功函数层等离子体处理工艺均不会在金属栅极结构
中引入额外沉积的膜层，从而降低了金属栅极结构对应的叠层结构的复杂度，相应满足器件特征尺寸不断减小的需求。
57.尤其是，目前通常采用后栅工艺形成金属栅极结构，即金属栅极结构形成于层间介质层中的栅极开口中，通过使所述调节工艺包括电偶极子层形成工艺、功函数层形成工艺和功函数层等离子体处理工艺，相应降低了金属栅极结构对应的叠层结构在栅极开口中的形成难度。
58.本实施例中，所述预设工艺流程中的调节工艺包括：电偶极子层形成工艺、第一n型功函数层形成工艺、第一p型功函数层形成工艺、第二p型功函数层形成工艺、p型功函数层等离子体处理工艺、第二n型功函数层形成工艺和n型功函数层等离子体处理工艺；其中，所述第一n型功函数层形成工艺、第一p型功函数层形成工艺、第二p型功函数层形成工艺和第二n型功函数层形成工艺作为所述功函数层形成工艺，所述p型功函数层等离子体处理工艺和n型功函数层等离子体处理工艺作为所述功函数层等离子体处理工艺。
59.相应的，所述p型功函数层等离子体处理工艺用于对第一p型功函数层或第二p型功函数层进行等离子处理，所述n型功函数层等离子体处理工艺用于对第二n型功函数层进行等离子处理。
60.其中，在所述预设工艺流程中，电偶极子层形成工艺、第一n型功函数层形成工艺、第一p型功函数层形成工艺、第二p型功函数层形成工艺、p型功函数层等离子体处理工艺、第二n型功函数层形成工艺和n型功函数层等离子体处理工艺依次进行。
61.本实施例中，所述第一n型功函数层形成工艺和第一n型功函数层形成工艺均用于形成n型功函数层。所述n型功函数层的材料功函数范围为3.9ev至4.5ev，例如为4ev、4.1ev或4.3ev；所述n型功函数层的材料为tial、mo、mon、aln或tialc中的一种或几种。
62.本实施例中，所述第一p型功函数层形成工艺和第一p型功函数层形成工艺均用于形成p型功函数层。所述p型功函数层的材料功函数范围为5.1ev至5.5ev，例如，5.2ev、5.3ev或5.4ev；所述p型功函数层的材料为tin、tan、tasin、taaln或tialn中的一种或几种。
63.所述n型功函数层等离子体处理工艺用于提高n型功函数层的功函数值，从而提高nmos器件的阈值电压。所述p型功函数层等离子体处理工艺用于提高p型功函数层的功函数值，从而降低pmos器件的阈值电压，相应也能够提高nmos器件的阈值电压。
64.参考表一，示出了预先配置的阈值电压区间第一映射关系与阈值电压区间第二映射关系。
65.表一
[0066][0067]
需要说明的是，表一中的“o”表示所述第二映射关系中被选取的调节工艺，表一中的“x”表示所述第二映射关系中未被选取的调节工艺，表一中的“o1”和“o2”表示nmos和pmos对应的电偶极子层形成工艺的掺杂层厚度不同，表一中的
“△”
表示所述第二映射关系
中即可作为被选取的、也可作为未被选取的调节工艺。
[0068]
还需要说明的是，表一中的“dipole”表示电偶极子层形成工艺，“esl(nwf-1)”表示第一n型功函数层形成工艺，“pwf-1”表示第一p型功函数层形成工艺，“pwf-2”表示第二p型功函数层形成工艺，“plasma-1”表示p型功函数层等离子体处理工艺，“nwf-2”表示第二n型功函数层形成工艺，plasma-2”表示n型功函数层等离子体处理工艺。
[0069]
由表一可知，在所述mos器件为nmos器件的情况下，当所述nmos器件对应的阈值电压区间为第一阈值电压时，所述对应的阈值电压调节工序包括所述电偶极子层形成工艺、第一n型功函数层形成工艺和第二n型功函数层形成工艺；当所述mos器件为nmos器件，所述nmos器件对应的阈值电压区间为第二阈值电压时，所述对应的阈值电压调节工序包括所述电偶极子层形成工艺、第一n型功函数层形成工艺、第二n型功函数层形成工艺和n型功函数层等离子体处理工艺；当所述nmos器件对应的阈值电压区间为第三阈值电压时，所述对应的阈值电压调节工序包括所述电偶极子层形成工艺、第一p型功函数层形成工艺和第二n型功函数层形成工艺；当所述nmos器件对应的阈值电压区间为第四阈值电压时，所述对应的阈值电压调节工序包括所述电偶极子层形成工艺、第一p型功函数层形成工艺、第二n型功函数层形成工艺和n型功函数层等离子体处理工艺；当所述nmos器件对应的阈值电压区间为第五阈值电压时，所述对应的阈值电压调节工序包括所述第一p型功函数层形成工艺和第二n型功函数层形成工艺；当所述nmos器件对应的阈值电压区间为第六阈值电压时，所述对应的阈值电压调节工序包括所述第一p型功函数层形成工序、第二n型功函数层形成工序和n型功函数层等离子体处理工序；当所述nmos器件对应的阈值电压区间为第七阈值电压时，所述对应的阈值电压调节工序包括所述第一p型功函数层形成工艺、p型功函数层等离子体处理工艺和n型功函数层形成工艺；当所述nmos器件对应的阈值电压区间为第八阈值电压时，所述对应的阈值电压调节工序包括所述第一p型功函数层形成工艺、p型功函数层等离子体处理工艺、第二n型功函数层形成工艺和n型功函数层等离子体处理工艺。
[0070]
需要说明的是，nmos器件中的第一阈值电压对应的阈值电压调节工序包括所述电偶极子层形成工艺、第一n型功函数层形成工艺和第二n型功函数层形成工艺，所述阈值电压调节工序未包含第一p型功函数层形成工艺和第二n型功函数层形成工艺，因此，后续利用工艺流程进行制造时，在形成覆盖整个衬底的第一p型功函数层后，利用光罩刻蚀去除用于形成nmos器件且阈值电压区间为第一阈值电压的区域位置处的第一p型功函数层，在所述刻蚀过程中，所述第一n型功函数层形成工艺所形成的n型功函数层用于作为刻蚀停止层(etch stop layer，esl)。
[0071]
同理，在形成覆盖整个衬底的第二p型功函数层后，利用光罩刻蚀去除用于形成nmos器件且阈值电压区间为第一阈值电压的区域位置处的第二p型功函数层，在所述刻蚀过程中，所述第一n型功函数层形成工艺所形成的n型功函数层用于作为刻蚀停止层。
[0072]
同理，nmos器件中的第二阈值电压对应的阈值电压调节工序包括所述电偶极子层形成工艺、第一n型功函数层形成工艺和第二n型功函数层形成工艺，所述第一n型功函数层形成工艺所形成的n型功函数层也用于作为刻蚀停止层。
[0073]
由表一可知，在mos器件为pmos器件的情况下，当pmos器件对应的阈值电压区间为第一阈值电压时，对应的阈值电压调节工序包括所述第一p型功函数层形成工艺、第二p型功函数层形成工艺和p型功函数层等离子体处理工艺；当pmos器件对应的阈值电压区间为
第二阈值电压时，对应的阈值电压调节工序包括所述电偶极子层形成工艺、第一p型功函数层形成工艺、第二p型功函数层形成工艺和p型功函数层等离子体处理工艺；当pmos器件对应的阈值电压区间为第三阈值电压时，对应的阈值电压调节工序包括所述第一p型功函数层形成工艺和第二p型功函数层形成工艺；当pmos器件对应的阈值电压区间为第四阈值电压时，对应的阈值电压调节工序包括所述电偶极子层形成工艺、第一p型功函数层形成工艺和第二p型功函数层形成工艺；当pmos器件对应的阈值电压区间为第五阈值电压时，对应的阈值电压调节工序包括所述第一p型功函数层形成工序和p型功函数层等离子体处理工序；当pmos器件对应的阈值电压区间为第六阈值电压时，对应的阈值电压调节工序包括所述电偶极子层形成工艺、第一p型功函数层形成工艺和p型功函数层等离子体处理工艺；当pmos器件对应的阈值电压区间为第七阈值电压时，对应的阈值电压调节工序包括所述第一p型功函数层形成工艺；当pmos器件对应的阈值电压区间为第八阈值电压时，对应的阈值电压调节工序包括所述电偶极子层形成工艺和第一p型功函数层形成工艺。
[0074]
需要说明的是，上述阈值电压调节工序是基于mos器件的衬底材料为si的情况下获得的。当pmos器件的衬底材料为sige时，pmos器件的阈值电压会整体减小，因此，为了使所述阈值电压调节工序在总的阈值电压偏移量作用下使pmos器件的阈值电压位于对应所述阈值电压区间中，所述pmos器件对应的阈值电压调节工序还包括所述第二n型功函数层形成工艺，也就是说，各阈值电压区间所对应的阈值电压调节工序均包括所述第二n型功函数层形成工艺。通过使所述pmos器件对应的阈值电压调节工序还包括所述第二n型功函数层形成工艺，以提高pmos器件的功函数值，从而降低阈值电压。
[0075]
相应的，当pmos器件的衬底材料为si时，在通过查询预先配置的阈值电压区间第一映射关系与阈值电压区间第二映射关系，获得对应的阈值电压调节工序的步骤中，无需选取所述第二n型功函数层形成工艺。
[0076]
因此，对于pmos器件，所述第二n型功函数层形成工艺可作为被选取的调节工艺，也可以作为未被选取的调节工艺。
[0077]
继续参考图3，执行步骤s13，根据所述对应的阈值电压调节工序，建立工艺流程。
[0078]
根据所述对应的阈值电压调节工序，建立工艺流程，从而为后续利用建立的工艺流程，在同一衬底上形成待形成mos器件做准备。
[0079]
其中，在前述步骤s12中，所述第二映射关系为所述第一映射关系中的阈值电压区间与预设工艺流程中选取至少一个调节工艺构成的阈值电压调节工序对应，因此，所述工艺流程包含有所有阈值电压调节工序所对应的调节工艺。
[0080]
结合参考表一，作为一种示例，当待形成mos器件类型包括nmos器件和pmos器件，且nmos器件和pmos器件和阈值电压区间均包括第一阈值电压、第二阈值电压、第三阈值电压、第四阈值电压、第五阈值电压、第六阈值电压、第七阈值电压和第八阈值电压时，则所述工艺流程包括依次形成的电偶极子层形成工艺、第一n型功函数层形成工艺、第一p型功函数层形成工艺、第二p型功函数层形成工艺、p型功函数层等离子体处理工艺、第二n型功函数层形成工艺和n型功函数层等离子体处理工艺。
[0081]
在另一些实施例中，当nmos器件的阈值电压区间不包括第一阈值电压和第二阈值电压时，所述工艺流程则不包括所述第一n型功函数层形成工艺。
[0082]
相应的，后续利用所述工艺流程进行制造时，利用光罩(mask)对各阈值电压区间
进行对应的调节工艺。
[0083]
作为一种示例，后续形成第一n型功函数层时，在形成覆盖整个衬底的第一n型功函数层后，利用光罩刻蚀所述第一n型功函数层，以保留用于形成nmos器件且阈值电压区间为括第一阈值电压和第二阈值电压的区域位置处的第一n型功函数层，去除其他区域位置处的第一n型功函数层。
[0084]
本实施例中，所述在建立工艺流程的步骤中，所述工艺流程还包括依次进行的界面层形成工艺和高k栅介质层形成工艺，所述高k栅介质层形成工艺在所述调节工艺之前进行。其中，所述电偶极子层形成工艺用于向所述高k栅介质层中掺杂离子，从而在所述界面层和高k栅介质层的界面处形成电偶极子层。
[0085]
本实施例中，所述在建立工艺流程的步骤中，所述工艺流程还包括栅电极层形成工艺，所述栅电极层形成工艺在所述调节工艺之后进行。
[0086]
相应的，本发明还提供一种阈值电压的调节方法。
[0087]
参考图4，示出了本发明阈值电压的调节方法一实施例的流程图。本实施例所述阈值电压的调节方法包括以下基本步骤：
[0088]
步骤s21：设置至少一个阈值电压区间；
[0089]
步骤s22：创建所述阈值电压区间第一映射关系，所述第一映射关系为所述阈值电压区间与mos器件类型映射关系；
[0090]
步骤s23：设置预设工艺流程，所述预设工艺流程包括在制造mos器件中进行的调节工艺，每一所述调节工艺具有相对应的阈值电压偏移量；
[0091]
步骤s23：创建阈值电压区间第二映射关系，所述第二映射关系为所述第一映射关系中的所述阈值电压区间与所述预设工艺流程中选取至少一个调节工艺构成的阈值电压调节工序对应，所述阈值电压调节工序在总的阈值电压偏移量作用下使阈值电压位于对应所述阈值电压区间中。
[0092]
参考图4，执行步骤s21，设置至少一个阈值电压区间。
[0093]
通过设置至少一个阈值电压区间，从而为后续配置阈值电压区间第一映射关系与阈值电压区间第二映射关系作准备，进而在后续工艺制造中，能够通过查询预先配置的阈值电压区间第一映射关系与阈值电压区间第二映射关系，获得对应的阈值电压调节工序。
[0094]
其中，所述第一映射关系为所述阈值电压区间与mos器件类型映射关系，所述第二映射关系为所述第一映射关系中的阈值电压区间与预设工艺流程中选取至少一个调节工艺构成的阈值电压调节工序对应，所述阈值电压调节工序在总的阈值电压偏移量作用下使阈值电压位于对应所述阈值电压区间中。
[0095]
本实施例中，所述阈值电压区间的数量为多个，从而增大后续阈值电压区间第一映射关系与阈值电压区间第二映射关系所包含的信息量，相应的，在后续工艺制造中，任何mos器件类型以及对应的阈值电压区间所对应的阈值电压调节工序，均能通过查询本实施例所配置的阈值电压区间第一映射关系与阈值电压区间第二映射关系的方式获得，进而提高所述阈值电压的调节方法的适用性。
[0096]
相应的，设置多个所述阈值电压区间的步骤包括：对相同mos器件类型的mos器件，提供所述mos器件的阈值电压总区间；将所述阈值电压总区间分为多个子区间，所述子区间与所述阈值电压区间一一对应。
[0097]
本实施例中，所述mos器件为逻辑器件，所述mos器件类型包括nmos器件和pmos器件，nmos器件的阈值电压总区间为30mv至200mv，pmos器件的阈值电压总区间的的绝对值为30mv至200mv。需要说明的是，pmos的阈值电压为负值，且pmos的阈值电压越小，指的是pmos的阈值电压的绝对值越小。
[0098]
需要说明的是，对相同mos器件类型的mos器件，所述阈值电压区间的数量不宜过少，也不宜过多。如果所述阈值电压区间的数量过少，则所述阈值电压的调节方法的精度较低，在后续工艺制造中，难以根据待形成mos器件类型以及对应的阈值电压区间，通过查询本实施例配置的阈值电压区间第一映射关系与阈值电压区间第二映射关系，获得对应的阈值电压调节工序，从而降低了所述阈值电压的调节方法的适用性；如果所述阈值电压区间的数量过多，则相应会提高所述与之电压的调节方法的复杂度，而且，相邻阈值电压区间的阈值电压差值过小，则工艺偏差(variation)的影响下，难以通过对应的阈值电压调节工序，精确地将mos器件的阈值电压调整至相对应的阈值电压区间中，因此，设置数量过多的阈值电压区间是非必要的。
[0099]
为此，本实施例中，所述阈值电压区间的数量为8个至16个。pmos器件的阈值电压总区间的绝对值通常为30mv至200mv，nmos器件的阈值电压总区间通常为30mv至200mv，因此，通过将所述阈值电压区间的数量设置为8个至16个，能够使所述阈值电压区间涵盖大部分或全部的mos器件，即保证了本实施例所述阈值电压的调节方法的适用性。
[0100]
本实施例中，对相同mos器件类型的mos器件，所述阈值电压区间的数量为8个，所述阈值电压区间包括第一阈值电压、第二阈值电压、第三阈值电压、第四阈值电压、第五阈值电压、第六阈值电压、第七阈值电压和第八阈值电压，且所述第一阈值电压、第二阈值电压、第三阈值电压、第四阈值电压、第五阈值电压、第六阈值电压、第七阈值电压和第八阈值电压所对应的阈值电压递增。
[0101]
继续参考图4，执行步骤s22，创建所述阈值电压区间第一映射关系，所述第一映射关系为所述阈值电压区间与mos器件类型映射关系。
[0102]
nmos器件和pmos器件均具有相同的阈值电压区间，例如，nmos器件和pmos器件的阈值电压区间均包括第一阈值电压。而后续还会创建阈值电压区间第二映射关系，所述第二映射关系为所述第一映射关系中的所述阈值电压区间与所述预设工艺流程中选取至少一个调节工艺构成的阈值电压调节工序对应，所述阈值电压调节工序在总的阈值电压偏移量作用下使阈值电压位于对应所述阈值电压区间中，因此，同一阈值电压区间对应两组阈值电压调节工序，一组阈值电压调节工序调节nmos器件的阈值电压，另一组阈值电压调节工序用于调节pmos器件的阈值电压。因此，通过所述第一映射关系，以实现阈值电压调节工序与mos器件类型的一一对应关系。
[0103]
本实施例中，所述mos器件类型包括nmos器件和pmos器件，因此，在所述第一映射关系中，nmos器件具有相对应的阈值电压区间，pmos器件也具有相对应的阈值电压区间。
[0104]
具体地，nmos器件的阈值电压区间包括第一阈值电压、第二阈值电压、第三阈值电压、第四阈值电压、第五阈值电压、第六阈值电压、第七阈值电压和第八阈值电压，pmos器件的阈值电压区间也包括第一阈值电压、第二阈值电压、第三阈值电压、第四阈值电压、第五阈值电压、第六阈值电压、第七阈值电压和第八阈值电压。
[0105]
继续参考图4，执行步骤s23，设置预设工艺流程，所述预设工艺流程包括在制造
mos器件中进行的调节工艺，每一所述调节工艺具有相对应的阈值电压偏移量。
[0106]
设置预设工艺流程的步骤，用于为后续创建阈值电压区间第二映射关系作准备。
[0107]
所述预设工艺流程包括在制造mos器件中进行的调节工艺，即所述预设工艺流程包括所有可选的调节工艺，以便于后续从所述预设工艺流程中选取至少一个调节工艺构成与所述第一映射关系中的所述阈值电压区间相对应的阈值电压调节工序。
[0108]
本实施例中，所述设置预设工艺流程的步骤中，所述调节工艺分为第一型调节工艺和第二型调节工艺，所述第一型调节工艺对应的阈值电压偏移量大于所述第二型调节工艺对应的阈值电压偏移量。
[0109]
在后续创建阈值电压区间第二映射关系时，所述阈值电压调节工序在总的阈值电压偏移量作用下使阈值电压位于对应所述阈值电压区间中，因此，通过所述第一型调节工艺能够实现阈值电压的粗调，通过所述第二型调节工艺能够实现阈值电压的细调，从而降低所述阈值电压的调节方法的难度。
[0110]
为了能够通过所述第一型调节工艺能够实现阈值电压的粗调，通过所述第二型调节工艺能够实现阈值电压的细调，且综合考虑到mos器件的阈值电压总区间以及阈值电压区间，所述第一型调节工艺的阈值电压偏移量为150mv至350mv，所述第二型调节工艺的阈值电压偏移量为40mv至140mv。
[0111]
具体地，所述第一型调节工艺包括电偶极子层形成工艺，所述第二型调节工艺包括功函数层形成工艺和功函数层等离子体处理工艺。所述电偶极子层形成工艺、功函数层形成工艺和功函数层等离子体处理工艺均具有对应的阈值电压偏移量，从而起到调节mos器件的阈值电压作用。
[0112]
在工艺制造过程中，在进行阈值电压调节工序之前，通常还包括依次进行的界面层形成工艺和高k栅介质层形成工艺，所述电偶极子层形成工艺包括向高k栅介质层中掺杂离子的步骤以及退火步骤，在退火的过程中，掺杂的离子会在所述界面层和高k栅介质层的界面处析出，从而形成偶极子(dipole)层，因此，通过采用电偶极子层形成工艺，以免在金属栅极结构中引入额外沉积的膜层，即不会对金属栅极结构对应的叠层结构产生影响。
[0113]
本实施例中，当mos器件为nmos器件时，在所述电偶极子层形成工艺中，利用氧化镁或氧化镧层进行阈值电压调节，也就是说，氧化层的材料为氧化镁或氧化镧层；当mos器件为pmos器件时，在所述电偶极子层形成工艺中，利用氧化铝层进行阈值电压调节，也就是说，氧化层的材料为氧化铝。
[0114]
其中，所述电偶极子层形成工艺用于减小金属栅极结构的整体功函数，且功函数值越小，nmos器件的阈值电压则越小，而pmos器件的阈值电压则越大，因此，本实施例中，所述电偶极子层形成工艺用于减小nmos器件的阈值电压，所述电偶极子层形成工艺用于增大pmos器件的阈值电压。
[0115]
通过在界面层和高k栅介质层的界面处形成电偶极子层，该电偶极子层会产生一个和电子运动方向相同的电场，从而在所述界面处形成瞬间电场突变，进而使得器件整体的功函数值发生改变。
[0116]
所述功函数层等离子体处理工艺用于对功函数层进行等离子体处理，从而改变功函数层的功函数值，进而起到调节阈值电压的作用，且所述功函数层等离子体处理不会对功函数层的厚度产生影响，也不会引入额外沉积的膜层。
[0117]
本实施例中，所述功函数层等离子体处理工艺用于提高功函数层的功函数值。在所述功函数层等离子体处理工艺中，利用含氮气体、含氧气体和含氟气体中的一种或多种气体条件下的等离子体处理进行阈值电压调节。其中，所述含氮气体可以为n2、nh3或n2o，所述含氧气体可以为o2或no2，所述含氟气体可以为f2。需要说明的是，在所述功函数层等离子体处理工艺中，还采用氩气等非反应气体，从而防止等离子反应过于激烈。
[0118]
具体地，所述功函数层等离子体处理用于对功函数层的材料进行改性，从而使功函数层的功函值发生变化。例如，利用含氧气体，对材料为tin的功函数层进行功函数层等离子体处理，使所述功函数层的材料由tin变为tion，从而改变其功函值样。
[0119]
综上，通过使调节工艺包括电偶极子层形成工艺、功函数层形成工艺和功函数层等离子体处理工艺，能够通过不同调节工艺的组合方式，形成与所述阈值电压区间对应的mos器件，从而提高了所述阈值电压的调节方法的适用性，进而降低了调节阈值电压的难度。而且，所述电偶极子层形成工艺和功函数层等离子体处理工艺均不会在金属栅极结构中引入额外沉积的膜层，从而降低了金属栅极结构对应的叠层结构的复杂度，相应满足器件特征尺寸不断减小的需求。
[0120]
尤其是，目前通常采用后栅工艺形成金属栅极结构，即金属栅极结构形成于层间介质层中的栅极开口中，通过使所述调节工艺包括电偶极子层形成工艺、功函数层形成工艺和功函数层等离子体处理工艺，相应降低了金属栅极结构对应的叠层结构在栅极开口中的形成难度。
[0121]
本实施例中，所述预设工艺流程中的调节工艺包括：电偶极子层形成工艺、第一n型功函数层形成工艺、第一p型功函数层形成工艺、第二p型功函数层形成工艺、p型功函数层等离子体处理工艺、第二n型功函数层形成工艺和n型功函数层等离子体处理工艺；其中，所述第一n型功函数层形成工艺、第一p型功函数层形成工艺、第二p型功函数层形成工艺和第二n型功函数层形成工艺作为所述功函数层形成工艺，所述p型功函数层等离子体处理工艺和n型功函数层等离子体处理工艺作为所述功函数层等离子体处理工艺。
[0122]
相应的，所述p型功函数层等离子体处理工艺用于对第一p型功函数层或第二p型功函数层进行等离子处理，所述n型功函数层等离子体处理工艺用于对第二n型功函数层进行等离子处理。
[0123]
其中，在所述预设工艺流程中，电偶极子层形成工艺、第一n型功函数层形成工艺、第一p型功函数层形成工艺、第二p型功函数层形成工艺、p型功函数层等离子体处理工艺、第二n型功函数层形成工艺和n型功函数层等离子体处理工艺依次进行。
[0124]
本实施例中，所述第一n型功函数层形成工艺和第一n型功函数层形成工艺均用于形成n型功函数层。所述n型功函数层的材料功函数范围为3.9ev至4.5ev，例如为4ev、4.1ev或4.3ev；所述n型功函数层的材料为tial、mo、mon、aln或tialc中的一种或几种。
[0125]
本实施例中，所述第一p型功函数层形成工艺和第一p型功函数层形成工艺均用于形成p型功函数层。所述p型功函数层的材料功函数范围为5.1ev至5.5ev，例如，5.2ev、5.3ev或5.4ev；所述p型功函数层的材料为tin、tan、tasin、taaln或tialn中的一种或几种。
[0126]
所述n型功函数层等离子体处理工艺用于提高n型功函数层的功函数值，从而提高nmos器件的阈值电压。
[0127]
所述p型功函数层等离子体处理工艺用于提高p型功函数层的功函数值，从而降低
pmos器件的阈值电压，相应也能够提高nmos器件的阈值电压。
[0128]
本实施例中，创建阈值电压区间第二映射关系的步骤中，nmos器件中的所述第一阈值电压对应的阈值电压调节工序包括所述电偶极子层形成工艺、第一n型功函数层形成工艺和第二n型功函数层形成工艺；nmos器件中的所述第二阈值电压对应的阈值电压调节工序包括所述电偶极子层形成工艺、第一n型功函数层形成工艺、第二n型功函数层形成工艺和n型功函数层等离子体处理工艺；nmos器件中的所述第三阈值电压对应的阈值电压调节工序包括所述电偶极子层形成工艺、第一p型功函数层形成工艺和第二n型功函数层形成工艺；nmos器件中的所述第四阈值电压对应的阈值电压调节工序包括所述电偶极子层形成工艺、第一p型功函数层形成工艺、第二n型功函数层形成工艺和n型功函数层等离子体处理工艺；nmos器件中的所述第五阈值电压对应的阈值电压调节工序包括所述第一p型功函数层形成工艺和第二n型功函数层形成工艺；nmos器件中的所述第六阈值电压对应的阈值电压调节工序包括所述第一p型功函数层形成工序、第二n型功函数层形成工序和n型功函数层等离子体处理工序；nmos器件中的所述第七阈值电压对应的阈值电压调节工序包括所述第一p型功函数层形成工艺、p型功函数层等离子体处理工艺和第二n型功函数层形成工艺；nmos器件中的所述第八阈值电压对应的阈值电压调节工序包括所述第一p型功函数层形成工艺、p型功函数层等离子体处理工艺、第二n型功函数层形成工艺和n型功函数层等离子体处理工艺。
[0129]
需要说明的是，nmos器件中的第一阈值电压对应的阈值电压调节工序包括所述电偶极子层形成工艺、第一n型功函数层形成工艺和第二n型功函数层形成工艺，所述阈值电压调节工序未包含第一p型功函数层形成工艺和第二n型功函数层形成工艺，因此，在后续的工艺制造过程中，在形成覆盖整个衬底的第一p型功函数层后，利用光罩刻蚀去除用于形成nmos器件且阈值电压区间为第一阈值电压的区域位置处的第一p型功函数层，在所述刻蚀过程中，所述第一n型功函数层形成工艺所形成的n型功函数层用于作为刻蚀停止层。
[0130]
同理，在形成覆盖整个衬底的第二p型功函数层后，利用光罩刻蚀去除用于形成nmos器件且阈值电压区间为第一阈值电压的区域位置处的第二p型功函数层，在所述刻蚀过程中，所述第一n型功函数层形成工艺所形成的n型功函数层用于作为刻蚀停止层。
[0131]
同理，nmos器件中的第二阈值电压对应的阈值电压调节工序包括所述电偶极子层形成工艺、第一n型功函数层形成工艺和第二n型功函数层形成工艺，所述第一n型功函数层形成工艺所形成的n型功函数层也用于作为刻蚀停止层。
[0132]
本实施例中，创建阈值电压区间第二映射关系的步骤中，pmos器件中的所述第一阈值电压对应的阈值电压调节工序包括所述第一p型功函数层形成工艺、第二p型功函数层形成工艺和p型功函数层等离子体处理工艺；pmos器件中的所述第二阈值电压对应的阈值电压调节工序包括所述电偶极子层形成工艺、第一p型功函数层形成工艺、第二p型功函数层形成工艺和p型功函数层等离子体处理工艺；pmos器件中的所述第三阈值电压对应的阈值电压调节工序包括所述第一p型功函数层形成工艺和第二p型功函数层形成工艺；pmos器件中的所述第四阈值电压对应的阈值电压调节工序包括所述电偶极子层形成工艺、第一p型功函数层形成工艺和第二p型功函数层形成工艺；pmos器件中的所述第五阈值电压对应的阈值电压调节工序包括所述第一p型功函数层形成工艺和p型功函数层等离子体处理工艺；pmos器件中的所述第六阈值电压对应的阈值电压调节工序包括所述电偶极子层形成工
艺、第一p型功函数层形成工艺和p型功函数层等离子体处理工艺；pmos器件中的所述第七阈值电压对应的阈值电压调节工序包括所述第一p型功函数层形成工艺；pmos器件中的所述第八阈值电压对应的阈值电压调节工序包括所述电偶极子层形成工艺和第一p型功函数层形成工艺。
[0133]
需要说明的是，上述阈值电压调节工序是基于mos器件的衬底材料为si的情况下获得的。当pmos器件的衬底材料为sige时，pmos器件的阈值电压会整体减小，因此，为了使阈值电压调节工序在总的阈值电压偏移量作用下使pmos器件的阈值电压位于对应阈值电压区间中，pmos器件对应的阈值电压调节工序还包括所述第二n型功函数层形成工艺，也就是说，各阈值电压区间所对应的阈值电压调节工序均包括所述第二n型功函数层形成工艺。
[0134]
通过使所述pmos器件对应的阈值电压调节工序还包括所述第二n型功函数层形成工艺，以提高pmos器件的功函数值，从而降低阈值电压。
[0135]
因此，对于pmos器件，所述第二n型功函数层形成工艺可作为被选取的调节工艺，也可以作为未被选取的调节工艺。
[0136]
继续参考图4，执行步骤s24，创建阈值电压区间第二映射关系，所述第二映射关系为所述第一映射关系中的所述阈值电压区间与所述预设工艺流程中选取至少一个调节工艺构成的阈值电压调节工序对应，所述阈值电压调节工序在总的阈值电压偏移量作用下使阈值电压位于对应所述阈值电压区间中。
[0137]
因此，通过不同调节工艺的组合方式，能够获得与mos器件类型以及对应的阈值电压区间相对应的阈值电压调节工序，，以满足形成多阈值电压器件的需求，从而提高了所述阈值电压的调节方法的适用性，进而降低了调节阈值电压的难度。
[0138]
所述第二映射关系为所述第一映射关系中的所述阈值电压区间与所述预设工艺流程中选取至少一个调节工艺构成的阈值电压调节工序对应，因此，在工艺制造过程中，一旦确定待形成mos器件类型以及对应的阈值电压区间，即可通过查询本实施例配置的阈值电压区间第一映射关系与阈值电压区间第二映射关系，获得对应的阈值电压调节工序，从而显著降低了获得对应的阈值电压调节工序的难度，相应降低了调节阈值电压的难度。
[0139]
参考表二，示出了本实施例的阈值电压区间第一映射关系与阈值电压区间第二映射关系。
[0140]
表二
[0141][0142]
需要说明的是，表二中的“o”表示所述第二映射关系中被选取的调节工艺，表一中的“x”表示所述第二映射关系中未被选取的调节工艺，表二中的“o1”和“o2”表示nmos和pmos对应的电偶极子层形成工艺的掺杂层厚度不同，表二中的
“△”
表示所述第二映射关系中即可作为被选取的、也可作为未被选取的调节工艺。
[0143]
还需要说明的是，表二中的“dipole”表示电偶极子层形成工艺，“表二中的esl
(nwf-1)”表示第一n型功函数层形成工艺，表二中的“pwf-1”表示第一p型功函数层形成工艺，表二中的“pwf-2”表示第二p型功函数层形成工艺，表二中的“plasma-1”表示p型功函数层等离子体处理工艺，表二中的“nwf-2”表示第二n型功函数层形成工艺，表二中的plasma-2”表示n型功函数层等离子体处理工艺。
[0144]
由前述记载可知，当pmos器件的衬底材料为si时，pmos器件对应的阈值电压调节工序中未包含所述第二n型功函数层形成工艺，当pmos器件的衬底材料为sige时，pmos器件对应的阈值电压调节工序中包含所述第二n型功函数层形成工艺，因此，对于pmos器件，所述第二n型功函数层形成工艺可作为被选取的调节工艺，也可以作为未被选取的调节工艺。
[0145]
本发明实施例还提供一种设备，该设备可以通过装载程序形式的上述工艺制造方法，以实现本发明实施例提供的工艺制造方法。
[0146]
结合参考图5，示出了本发明一实施例所提供的设备的硬件结构图。本实施例所述设备包括：至少一个处理器01、至少一个通信接口02、至少一个存储器03和至少一个通信总线04。
[0147]
本实施例中，所述处理器01、通信接口02、存储器03和通信总线04的数量均为至少一个，且所述处理器01、通信接口02以及存储器03通过所述通信总线04完成相互间的通信。
[0148]
所述通信接口02可以为用于进行网络通信的通信模块的接口，例如为gsm模块的接口。
[0149]
所述处理器01可能是中央处理器cpu，或者是特定集成电路asic(application specific integrated circuit)，或者是被配置成实施本实施例所述工艺制造方法的一个或多个集成电路。
[0150]
所述存储器03可能包含高速ram存储器，也可能还包括非易失性存储器(non-volatile memory)，例如至少一个磁盘存储器。
[0151]
其中，所述存储器03存储有一条或多条计算机指令，所述一条或多条计算机指令被所述处理器01执行以实现本发明实施例提供的工艺制造方法。
[0152]
需要说明的是，上述的实现终端设备还可以包括与本发明实施例公开内容可能并不是必需的其他器件(未示出)；鉴于这些其他器件对于理解本发明实施例公开内容可能并不是必需，本发明实施例对此不进行逐一介绍。
[0153]
相应的，本发明实施例还提供一种存储介质，所述存储介质存储有一条或多条计算机指令，所述一条或多条计算机指令用于实现本发明实施例提供的工艺制造方法。
[0154]
本发明实施例所提供的工艺制造方法中，根据待形成mos器件类型以及对应的阈值电压区间，通过查询预先配置的阈值电压区间第一映射关系与阈值电压区间第二映射关系，获得对应的阈值电压调节工序，然后根据所述对应的阈值电压调节工序，建立工艺流程，其中，所述第一映射关系为所述阈值电压区间与mos器件类型映射关系，所述第二映射关系为所述第一映射关系中的阈值电压区间与预设工艺流程中选取至少一个调节工艺构成的阈值电压调节工序对应，所述阈值电压调节工序在总的阈值电压偏移量作用下使阈值电压位于对应所述阈值电压区间中；因此，通过查询的方式，即可获得对应的阈值电压调节工序，而且通过不同调节工艺的组合方式获得对应的阈值电压调节工序，从而能够通过所述工艺制造方法形成任意所需阈值电压的mos器件，进而降低了调节阈值电压的难度。
[0155]
上述本发明的实施方式是本发明的元件和特征的组合。除非另外提及，否则所述
元件或特征可被视为选择性的。各个元件或特征可在不与其它元件或特征组合的情况下实践。另外，本发明的实施方式可通过组合部分元件和/或特征来构造。本发明的实施方式中所描述的操作顺序可重新排列。任一实施方式的一些构造可被包括在另一实施方式中，并且可用另一实施方式的对应构造代替。对于本领域技术人员而言明显的是，所附权利要求中彼此没有明确引用关系的权利要求可组合成本发明的实施方式，或者可在提交本技术之后的修改中作为新的权利要求包括。
[0156]
本发明的实施方式可通过例如硬件、固件、软件或其组合的各种手段来实现。在硬件配置方式中，根据本发明示例性实施方式的方法可通过一个或更多个专用集成电路(asic)、数字信号处理器(dsp)、数字信号处理器件(dspd)、可编程逻辑器件(pld)、现场可编程门阵列(fpga)、处理器、控制器、微控制器、微处理器等来实现。
[0157]
在固件或软件配置方式中，本发明的实施方式可以模块、过程、功能等形式实现。软件代码可存储在存储器单元中并由处理器执行。存储器单元位于处理器的内部或外部，并可经由各种己知手段向处理器发送数据以及从处理器接收数据。
[0158]
对所公开的实施例的上述说明，使本领域技术人员能够实现或使用本发明。对这些实施例的多种修改对本领域技术人员来说将是显而易见的，本文中所定义的一般原理可以在不脱离本发明的精神或范围的情况下，在其他实施例中实现。因此，本发明将不会被限制于本文所示的这些实施例，而是符合与本文所公开的原理和新颖特点相一致的最宽的范围。
[0159]
虽然本发明披露如上，但本发明并非限定于此。任何本领域技术人员，在不脱离本发明的精神和范围内，均可作各种更动与修改，因此本发明的保护范围应当以权利要求所限定的范围为准。