一种基于中心概念的数字电路逻辑表达简化方法与流程

本发明属于逻辑电路优化技术领域，具体为一种基于中心概念的数字电路逻辑表达简化方法。

背景技术：

逻辑表达式的化简问题在数字电路中具有重要的研究意义，为考虑到数字电路的设计以及成本问题，使得在保证原电路功能不变的基础上，尽可能降低输入电路中门电路的个数，让电路更加简洁、安全。随着逻辑电路规模不断加大，人工智能理论与方法的不断发展，集成电路设计与生产国产自主化的进程推进，我国eda技术的发展将迎来新的挑战。相对于发展迅速的人工智能算法，逻辑优化方法相对发展较慢。此时，将逻辑优化问题转化为知识发现问题，利用现有知识发现的理论和方法。

从数据分析角度进行处理，寻找新的方法有重要意义。传统的逻辑表达式化简方法有公式法、卡诺图法、q-m算法以及立方体法，传统逻辑优化方法众多，在此基础上也涌现出相应的改进算法。在硬件电路迅速发展的态势下，传统的逻辑优化方法虽然在解决问题的思路上相对成熟，但在数字电路规模急剧增大时，传统方法将面临新的机遇和挑战。

数据挖掘与知识工程在人工智能领域备受关注，作为数据挖掘中的重要研究内容，规则提取吸引了众多学者的关注。其研究对象主要是信息系统，信息系统常用决策表来表示。在逻辑电路的分析与设计中，通常用真值表来表示逻辑输入出之间的关系，真值表约简对大规模逻辑电路的优化意义非凡。然而真值表可以看作特殊的决策，这将人工智能数据挖掘理论与数字逻辑电路优化联系起来。

技术实现要素：

本发明克服现有技术存在的不足，提供一种基于中心概念的数字电路逻辑表达简化方法，通过将形式概念分析理论与数字逻辑电路优化应用进行结合，以提高决策逻辑表达式化简的正确性和有效性。

本发明是通过如下技术方案实现的。

一种基于中心概念的数字电路逻辑表达简化方法，包括以下步骤：

1)对数字逻辑电路真值表lis＝(u，r，v，f)进行预处理，将其转换成决策形式背景s＝(u，a，i，d，j)，记z＝a∪d；

2)对于计算n＝1次的形式概念(z^↓，z^↓↑)，并将第一次求得的概念存入concept集合中；

3)依次判断第n层时的概念(x，b)，若d∈b，且x不包含于外延集合中；b为此概念的内涵，其中b中既包含决策属性c又包含决策属性d，其中此时为中心概念；

4)则rules＝rules∪{c→d}，exten＝exten∪x，同时对提取完规则的概念(x，b)进行标记并存入del中；

5)对概念集concept进行更新：concept＝concept-del。

6)判断exten是否等于u：若相等，则转至步骤9得到与原数字逻辑电路真值表等价的最简决策规则；如不相等，则进行步骤7；

7)此时n＝n+1，对当前concept中的所有概念按照公式(x1，b1)∧(x2，b2)＝(x1∩x2，(b1∪b2)^↓↑)进行两两相交逻辑运算，并记录新产生的概念；

8)将新产生的概念重复步骤4至步骤6，若exten与u相等，则转至步骤9；如不相等，转至步骤7；

9)得到与原数字逻辑电路真值表等价的最简决策规则。

针对综合概念中的内涵值条件属性部分的“↓”映射是决策属性部分“↓”映射的子集时，此时可以确定一条决策规则，否则判断下一个概念。

在将原数字逻辑电路真值表转化为决策形式背景s＝(u，a，i，d，j)中，对于一个概念(x，b)，其中b＝c∪d(d∈d)且满足同时x^↑＝b，b^↓＝x，此时(x，b)为综合概念；对于综合概念(x，b)，其中b＝c∪d且满足此时(x，b)为中心概念。

进一步的，在将原数字逻辑电路真值表转化为决策形式背景s＝(u，a，i，d，j)中，(x，b)为一个中心概念，若其中l(t)为概念的集合，此时确定一条决策规则记c→d。

进一步的，在将原数字逻辑电路真值表转化为决策形式背景s＝(u，a，i，d，j)中，(x，b)为一个中心概念，若其中l(t)为概念的集合，此时可以确定一条决策规则记c→d；对于决策规则c→d，c＝{c1，c2，...cn}，若s.t.则称决策规则c→d中存在冗余属性ck。

进一步的，(x，b)为一个中心概念，其中b＝c∪d，c＝{c1，c2，...cn}且有决策规则c→d，如果满足则决策规则c→d为最简决策规则。

优选地，对于数字逻辑电路真值表指的是：

数字逻辑电路真值表可用lis＝(u，r，v，f)表示，其中，u表示论域；r＝x∪y表示属性集合，x表示逻辑输入变量，y表示逻辑输出变量；表示逻辑变量值的集合，且va＝{0，1}；f：u×r→v表示一个信息函数，对f(x，a)＝va，即表示对象x在属性a下的取值为va；

优选地，对于形式背景是指：

形式背景可以用一个三元组t＝(u，a，i)来表示，其中u表示非空有限对象集，称为论域；a表示非空有限属性集；i满足表示形式背景的一种二元关系，(u，a)∈i(其中u∈u、a∈a)表示对象u拥有属性a，否则表示u没有属性a。在形式背景t＝(u，a，i)中，令2^u、2^a分别为对象集u和属性集a的幂集，对于任意对象集合x和任意属性集合b其中两个映射x^↑：2^u→2^a和b^↓：2^a→2^u：

可知，(^↑，^↓)为2^u和2^a之间的galois连接。

针对于将原数字逻辑电路真值表转化为决策形式背景是指：

五元组s＝(u，a，i，d，j)为一个决策形式背景，其中(u，a，i)和(u，d，j)为形式背景，u为对象集，a为逻辑输入属性集，d为逻辑输出属性集。

优选地，针对综合概念是指：

在一个将原数字逻辑电路真值表转化为决策形式背景s＝(u，a，i，d，j)中，对于一个概念(x，b)，其中b＝c∪d(d∈d)且满足同时x^↑＝b，b^↓＝x，此时称(x，b)为综合概念。

优选地，针对中心概念是指：

对于一个综合概念(x，b)，其中b＝c∪d且满足此时称(x，b)为一个中心概念，中心概念包含了综合概念中最简单的逻辑关系，直接蕴含了数字逻辑电路真值表中的规则信息。

本发明相对于现有技术所产生的有益效果为：

本方法通过将数据处理工具形式概念分析与数字逻辑电路优化应用相结合，对原数字逻辑电路真值表转化为的决策形式背景进行生成概念的同时进行逻辑优化，此外，在该方法中设置了计算终止条件，即生成中心概念的外延值并集是否覆盖整个译码器驱动数码管显示字形数，在此过程中没有必要生成所有的概念就可将所有逻辑表达式化简完毕，同时生成下一层概念时剔除上一层概念中的中心概念，这样可减少冗余概念的生成，可降低该逻辑优化方法的计算复杂性。本方法所生成中心概念的内涵能够直观体现出该逻辑电路真值表逻辑输入与逻辑输出之间的关系。相较于其他方法来说具有较高的识别率且能够对数字电路中的逻辑表达式实现有效化简。

附图说明

图1为本发明所述提取方法的流程示意图。

图2为本发明实施例中使用的七段字形十进制字形图。

图3为本发明实施例中使用的七段字形显示图。

图4为本发明中实施例所生成的hasse结构图，其中

第一层概念：(246810，a0)，(1256910，a10)，(13579，a00)，(1234910，a20)，(12345678，a30)，(134678910，a1)

第二层概念：(12910，a10a20)，(46810，a0a1)，(2610，a0a10)，(159，a00a10)，(2410，a20a0)，(2468，a0a30)，(1256，a10a30)，(16910，a10a1)，(1357，a00a30)，(5678，a2a30)，(134910，a20a1)，(1234，a20a30)，(134678，a30a1)，(1379，a00a1)

第三层概念：(210，a0a10a30)，(26，a0a10a30)，(610，a10a0a1)，(12，a10a20a30)，(25，a10a30a0)，(15，a00a10a30)(410，a0a20a1)，(1910，a10a20a1)，(24，a0a20a30)，(56，a10a30a1)，(468，a0a30a1)，(16，a10a30a1)，(57，a00a2a30)(137，a00a30，a1)，(678，a2a30a1)，(134，a20a30a1)，(139，a00a20a1)，(3478，a1a30a1)

第四层概念：(2，a0a10a20a30a0)，(910，a10a20a3a1)，(5，a00a10a2a30a0)，(19，a00a10a20a1)，(68，a0a2a30a1)，(13，a00a20a30a1)(37，a00a1a30a1)，(48，a0a1a30a1)，(78，a1a2a30a1)，(34，a1a20a30a1)

第五层概念”(10，a0a10a20a3a1)，(9，a00a10a20a3a1)，(1，a00a10a20a30a1)，(6，a0a10a2a30a1)，(8，a0a1a2a30a1)，(3，a00a1a20a30a1)，(4，a0a1a20a30a1)，(7，a00a1a2a30a1)

具体实施方式

为了使本发明所要解决的技术问题、技术方案及有益效果更加清楚明白，结合实施例和附图，对本发明进行进一步详细说明。应当理解，此处所描述的具体实施例仅仅用以解释本发明，并不用于限定本发明。下面结合实施例和附图详细说明本发明的技术方案，但保护范围不被此限制。

如图1所示，是一种基于中心概念的数字电路数字逻辑电路真值表逻辑表达式化简方法，具体步骤为：

在数字显示译码器中，七段数字显示器通常采用(a，b，c，d，e，f，g)字形显示；译码器对应的数字逻辑电路真值表如表1所示，它接受8421bcd码，输出逻辑值为2，对应的字段点亮，输出为0时，对应的字段熄灭；显示的十进制字形如图2所示。

以数字7为例，输入bcd码a3a2a1a0＝0111，如图3所示，对应逻辑输出ya、yb、yc状态值为1，则a，b，c三段驱动信号被点亮，显示数字7。

由表1可知，我们可以得到ya的逻辑表达式为：

接下来通过该发明对以上较为繁琐的逻辑表达式进行化简，换句话说电路的化简。

表1七段译码器的真值表

数字逻辑电路真值表lis＝(u，x∪y，v，f)如表3所示，其中论域u＝{1，2，3，4，5，6，7，8，9，10}，逻辑输入变量x＝{a3，a2，a1，a0}，逻辑输出变量y＝{a}(本例仅以输出a为例)。将数字逻辑电路真值表转化决策形式背景s＝(u，a，i，d，j)，如表2所示。

表2决策形式背景

对于由(z^↓，z^↓↑)可求取第一层概念：(246810，a0)，(134678910，a)，从第一层概念中选取满足综合概念并进行逻辑表达式化简，如表3所示其中满足条件，此时可进行决策逻辑表达式化简，exten中的元素为{3，4，7，8，9，10}，没有覆盖逻辑输出变量a中的为“1”的论域元素，因此需计算下一层概念。

表3第一层中心概念的规则列表

生成第二层概念所需的概念是将从第一层剔除之后，再将剩余概念进行相交运算可得到第二层概念从第二层概念未发现可提取规则的中心概念，因此需要进行下一层概念的求取，对第二层概念进行两两相交可得。

第三层概念分别为：其中在第三层概念中，概念为中心概念，如表4所示。此时exten中的元素与a^↓＝{1，3，4，6，7，8，9，10}相等，逻辑表达式化简完毕。

表4第三层中心概念的规则列表

下面将分析算法产生的规则中是否存在冗余属性：

(1)对于规则根据冗余属性定义，a1^↓＝{3，4，7，8}，故规则中存在冗余属性可化简得a1→a。

(2)对于规则根据定义冗余属性，a3^↓＝{9，10}，故属性为冗余属性，因此规则可化简为a3→a。

(3)对于规则根据定义冗余属性，，故属性为冗余属性，因此规则可化简为

(4)对于规则根据定义冗余属性，(a0a2)^↓＝{6}，故规则存在冗余属性最终得最简规则为a0a2→a。

综上，已识别的规则所对应的论域元素为{1，3，4，6，7，8，9，10}，已覆盖输出逻辑变量a的所有论域元素。根据组合逻辑电路的相关知识，可将上述4条逻辑规则表述为：

本算法采用生成概念的同时进行规则的提取，该规则即为数字电路中的部分逻辑优化，直到exten集合中存储的外延值覆盖逻辑输出a的所有“1”，在该方法中设置了计算终止条件，即生成中心概念的外延值并集是否覆盖整个译码器驱动数码管显示字形数，在此过程中没有必要生成所有的概念就可将所有逻辑表达式化简完毕，同时生成下一层概念时剔除上一层概念中的中心概念，这样可减少冗余概念的生成，可降低该逻辑优化方法的计算复杂性。本方法所生成中心概念的内涵能够直观体现出该逻辑电路真值表逻辑输入与逻辑输出之间的关系。相较于其他方法来说具有较高的识别率且能够对数字电路中的逻辑表达式实现有效化简。

以上内容是结合具体的优选实施方式对本发明所做的进一步详细说明，不能认定本发明的具体实施方式仅限于此，对于本发明所属技术领域的普通技术人员来说，在不脱离本发明的前提下，还可以做出若干简单的推演或替换，都应当视为属于本发明由所提交的权利要求书确定专利保护范围。