高保真度超导电路结构及超导量子芯片、超导量子计算机的制作方法

本申请涉及计算机领域，尤其涉及量子计算领域。

背景技术：

近些年，以超导电路为代表的量子计算硬件在性能上取得了巨大的发展，其中比较有代表性的是2019年googleaiquantum团队成功实现了53量子比特的超导量子芯片，并在其上实现了随机电路采样任务，进而展现了量子优势。固然该技术方案取得了一定程度的成功，但其中仍有诸多问题亟需解决，比如，zz寄生耦合，即一个计算量子比特状态的变化会影响到另一个计算量子比特的频率，zz寄生耦合的存在会直接导致量子门错误的出现；于是，如何有效地消除掉计算量子比特间的zz寄生耦合便成为一个极其关键的命题。

技术实现要素：

本申请提供了一种高保真度超导电路结构及超导量子芯片、超导量子计算机。

根据本申请的一方面，提供了一种超导电路结构，包括：

计算量子比特；

耦合器件，用于分别与两个所述计算量子比特进行耦合；

连接组件，设置于所述计算量子比特与所述耦合器件之间，用于将所述计算量子比特与所述耦合器件进行耦合连接，以基于所述耦合器件以及所述计算量子比特实现目标量子门；

其中，所述计算量子比特与所述耦合器件的失谐性强度不同；通过调整所述超导电路结构中的超导电路参数，使所述超导电路结构所对应的计算空间外的量子态对计算空间内的量子态所引发的能级移动相互抵消，以消除所述计算量子比特之间的寄生耦合，提升所述目标量子门的保真度。

根据本申请的另一方面，提供了一种超导量子芯片，所述超导量子芯片上至少形成有超导电路结构，其中，所述超导电路结构包括以上所述的超导电路结构。

根据本申请的再一方面，提供了一种超导量子计算机，所述超导量子计算机至少设置有超导量子芯片以及与所述超导量子芯片连接的操控和读取装置；其中，所述超导量子芯片上至少形成有以上所述的超导电路结构。

根据本申请的技术解决了无法有效消除计算量子比特间的zz寄生耦合的问题，提高了目标量子门的保真度。

应当理解，本部分所描述的内容并非旨在标识本申请的实施例的关键或重要特征，也不用于限制本申请的范围。本申请的其它特征将通过以下的说明书而变得容易理解。

附图说明

附图用于更好地理解本方案，不构成对本申请的限定。其中：

图1示出根据本发明实施例的超导电路结构示意图；

图2是本发明实施例超导电路结构在一具体示例中zz寄生耦合强度ζzz随计算量子比特的失谐性强度αq1和αq2的变化特性示意图；

图3为本发明实施例超导电路结构在一具体示例中实现iswap量子门错误率ε随着量子门时长tg的变化特性示意图。

具体实施方式

以下结合附图对本申请的示范性实施例做出说明，其中包括本申请实施例的各种细节以助于理解，应当将它们认为仅仅是示范性的。因此，本领域普通技术人员应当认识到，可以对这里描述的实施例做出各种改变和修改，而不会背离本申请的范围和精神。同样，为了清楚和简明，以下的描述中省略了对公知功能和结构的描述。

需要说明的是，本申请方案所述的超导电路结构指采用超导器件所实现的电路，即所述超导电路结构中所用元器件均由超导材料制备而成。

基于此，本申请方案提供了一种超导电路结构，具体地，如图1所示，该超导电路结构包括：

计算量子比特，比如，图1所示的计算量子比特1和计算量子比特2；

耦合器件，用于分别与两个所述计算量子比特进行耦合；比如，如图1所示，耦合器件分别与计算量子比特1和计算量子特征2进行耦合。

连接组件，设置于所述计算量子比特与所述耦合器件之间，用于将所述计算量子比特与所述耦合器件进行耦合连接，以基于所述耦合器件以及所述计算量子比特实现目标量子门；比如，如图1所示，连接组件设置于耦合器件与计算量子比特1之间，以及设置于耦合器件与计算量子比特2之间，如此，来将耦合器件与计算量子比特进行耦合连接。

这里，所述计算量子比特与所述耦合器件的失谐性强度不同；通过调整所述超导电路结构中的超导电路参数，使所述超导电路结构所对应的计算空间外的量子态对计算空间内的量子态所引发的能级移动相互抵消，以消除所述计算量子比特之间的寄生耦合，提升所述目标量子门的保真度。

这样，解决了无法有效消除计算量子比特间的zz寄生耦合的问题，提高了目标量子门的保真度，为提升超导量子芯片的性能奠定了基础。

实际应用中，所述超导电路参数可以具体为计算量子比特之间的耦合强度、计算量子比特的频率、失谐性强度等；或者，为耦合器件的频率、失谐性强度等，又或者，为计算量子比特与耦合器件之间的耦合强度等。

本申请方案中，计算量子比特为超导量子比特，比如，在一示例中，所述计算量子比特为transmon型量子比特，所述耦合器件为csfq(capacitivelyshuntedfluxqubit)，且所述计算量子比特的失谐性强度(anharmonicity)为负值，而耦合器件的失谐性强度为正值。

这里，由于本申请方案计算量子比特之间引入了一个额外的辅助结构，即本申请方案中的耦合器件(在一示例中，可以为辅助量子比特)，所以，能够实现对计算量子比特间耦合强度的调控，甚至在必要时利用所述耦合器件关掉计算量子比特之间的耦合。

本申请方案中，所述计算量子比特之间存在xy相互作用，即计算量子比特之间通过交换一个虚光子来实现耦合，如此，可以实现目标量子门，如，常用的iswap门或cz(controlphase)门等。实际应用中，可以通过对耦合器件施加脉冲来实现目标量子门，比如，实现两量子比特门。

这里，需要说明的是，本申请方案中超导电路结构可以仅包括两个计算量子比特，以及一个耦合器件，且通过连接组件将耦合器件与计算量子比特耦合连接，基于此，可实现两量子比特门；当然，实际应用中，还可以包含多个计算量子比特以及多个耦合器件，形成二维网格结构的超导电路，该二维网格结构的超导电路中耦合器件设置于两个计算量子比特之间，用于将计算量子比特进行耦合，而耦合器件与计算量子比特之间通过连接组件来实现耦合连接，如此，基于该二维网格结构的超导电路可以实现两量子比特门，进而支持更为复杂的量子任务。

在一具体实施例中，所述耦合器件与所述计算量子比特之间进行弥散耦合，即计算量子比特与耦合器件之间的频率差要远远大于计算量子比特与耦合器件之间的耦合强度；如此，便于利用所述耦合器件来实现对计算量子比特之间耦合强度的调控，为实现目标量子门，如两量子比特门奠定了基础。

在一具体实施例中，所述超导电路结构中所述耦合器件的频率小于所述计算量子比特的频率。如此，便于利用所述耦合器件来实现对计算量子比特之间耦合强度的调控，为实现目标量子门，如两量子比特门奠定了基础。

在一具体实施例中，如图1所示，所述耦合器件包括：约瑟夫森结组成的环状结构，以及与所述环状结构并联的第一电容，此时，该耦合器件为耦合量子比特，如此，便于利用所述耦合器件来实现对计算量子比特之间耦合强度的调控，为实现目标量子门，如两量子比特门奠定了基础。

在一具体实施例中，所述环状结构中包含有至少三个约瑟夫森结，通过改变流经约瑟夫森结的电流产生的磁场，即可改变耦合器件的频率，如此，来为实现耦合器件与计算量子比特间的耦合奠定了基础，同时，也便于利用所述耦合器件来实现对计算量子比特之间耦合强度的调控，进而为实现目标量子门，如两量子比特门奠定了基础。

在一具体实施例中，所述计算量子比特包括超导量子干涉装置，其中，所述超导量子干涉装置通过所述连接组件与所述耦合器件进行耦合；这里，通过改变穿过超导量子干涉装置的磁通，即可改变计算量子比特的频率，进而为实现耦合器件与计算量子比特间的耦合，以及计算量子比特间的耦合奠定了基础，同时，为实现目标量子门，如两量子比特门奠定了基础。

在一具体实施例中，所述超导量子干涉装置包括并联的两个约瑟夫森结。这里，通过流经约瑟夫森结链的电流产生的磁场，即可改变计算量子比特的频率，进而为实现耦合器件与计算量子比特间的耦合，以及计算量子比特间的耦合奠定了基础，同时，为实现目标量子门，如两量子比特门奠定了基础。

在一具体实施例中，所述计算量子比特还包括降噪结构，如此，对所述计算量子比特所处环境的电荷涨落进行降噪。

在一具体实施例中，如图1所示，所述计算量子比特还包括与所述超导量子干涉装置并联的第二电容，如此，对所述计算量子比特所处环境的电荷涨落进行降噪。当然，实际应用中，计算量子比特所包含的第二电容除能实现降噪功能外，还能实现量子比特所需的其他基础功能。

在一具体实施例中，所述连接组件包括以下组件中的至少一种：电容器、约瑟夫森结、谐振电路。比如，在一示例中，所述谐振电路的电路结构包括电感及与电感并联的电容。如此，便于利用所述连接组件来实现计算量子比特与耦合器件之间的耦合连接，进而为实现计算量子比特之间的耦合奠定了基础，同时也为实现目标量子门，如两量子比特门奠定了基础。

以下结合具体示例对本申请方案做进一步详细说明，具体地，本申请方案的超导电路结构，能够通过选取合适的超导电路参数，来实现zz寄生耦合的消除，从而有效地提高两比特量子门的保真度，进而提高整个超导量子芯片的性能。

这里，本示例从如下几个部分来阐述本申请方案，即：超导电路结构以及超导电路参数选取规则；超导电路结构工作原理；zz寄生耦合消除效果；基于本申请方案的目标量子门的错误率，并与业界常用方案进行对比。具体如下：

一、超导电路结构和参数选取：

该超导电路结构包括两个transmon型量子比特，如图1所示的计算量子比特1和计算量子比特2，和一个csfq(如图1所示的耦合器件)耦合而成。每个transmon量子比特与中间的csfq通过一个连接组件，如电容器耦合在一起。这里，如图1所示，csfq包括：三个约瑟夫森结组成的环状结构，以及与所述环状结构并联的第一电容。transmon量子比特包括：超导量子干涉装置，以及与所述超导量子干涉装置并联的第二电容；其中，所述超导量子干涉装置包括并联的两个约瑟夫森结。

在该超导电路中，通过设计合理的超导电路参数，便可以实现zz寄生耦合的消除，进而实现高保真度的量子门。

这里，该超导电路的哈密顿量为：

其中，ωk，αk分别表示计算量子比特(或耦合器件)的频率和失谐性强度，其中，k＝q1，c，q2，且q1，q2，c分别对应计算量子比特1、计算量子比特2、耦合器件；gj则代表计算量子比特与耦合量子比特之间的耦合强度，其中，j＝q1，q2，比如gq1代表计算量子比特1与耦合器件之间的耦合强度，gq2代表计算量子比特2与耦合器件之间的耦合强度。此外，分别表示计算量子比特、耦合器件的升降算符。

有必要指出的是，本申请方案所述的超导电路满足如下条件：

(1)计算量子比特(如计算量子比特1或2)与耦合器件的频率差要远远大于计算量子比特(如计算量子比特1或2)与耦合器件之间的耦合强度，也即计算量子比特(如计算量子比特1或2)与耦合器件间要求是弥散耦合(dispersivecoupling)；即：

gq1/|ωq1-ωc|＜＜1；gq2/|ωq2-ωc|＜＜1。

(2)计算量子比特(如计算量子比特1或2)的失谐性强度(anharmonicity)为负值αq1＜0，αq2＜0，本方案中采用transmon量子比特；而耦合器件的失谐性强度为正值αc＞0，本方案中采用csfq。

(3)耦合器件的频率要小于计算量子比特(如计算量子比特1或2)的频率。

二、超导电路结构工作原理：

这里，从能级角度来阐述本申请方案实现高保真度量子门的物理机制。具体地，通过对上面(1)式哈密顿量做schiffer-wolf变换，可以将耦合器件退耦合，进而得到有效的哈密顿量：超导电路结构中除了包含有计算空间内的量子态如|100>与|001>耦合之外(比如，可以用来实现目标量子门iswap)，还伴随着不可避免的寄生耦合，如计算空间内量子态|101>与计算空间外的量子态|200>，|020>，|002>之间的耦合。在绝热调控下(即假设不会引发能级泄漏)，上述计算空间内量子态与计算空间外的量子态之间的耦合(也即寄生耦合)均会导致计算空间内量子态，如|101>能级的移动，即诱导zz寄生耦合。这里，通过选取不同的超导电路参数，可以调控每个能级对应的能量大小，使得对应的|101>能级进行向上或者向下移动。本申请方案基于此来实现zz寄生耦合的消除，即控制计算空间内的量子态如|101>与计算空间外的量子态，如三个高能级量子态(|200>，|020>，|002>)之间耦合引发的能级移动相互抵消，即整体能级移动效果使得|101>能级不发生移动，如此，来消除寄生耦合，提升所述目标量子门的保真度。也就是说，在本申请方案的超导电路参数区间内，通过调节得到合适的超导电路参数，如在特定超导电路参数区间内，便可使得zz寄生耦合得以消除，进而获得高保真度的量子门。

三、zz寄生耦合消除效果：

基于上面所设计的超导电路结构和物理机制分析，且采用上面提及的能够消除zz寄生耦合的特定超导电路参数区间，可以求得zz寄生耦合的强度。

具体而言，超导电路参数选取：

ωq1/2π＝ωq2/2π＝5ghz；

ωc/2π＝4.61ghz；

gq1/2π＝gq2/2π＝0.04ghz；

αc/2π＝1.4ghz；

通过数值对角化超导电路哈密顿量(1)式，可以求得计算量子比特间的zz寄生耦合强度随着计算量子比特失谐性强度(αq1，αq2)的变化特性，如图2所示，从数值模拟结果可以清晰看出，运用本申请方案，通过设计合理的超导电路参数，可以有效地消除掉计算量子比特间的zz寄生耦合。具体而言，当将本申请方案超导电路结构中计算量子比特的非线性强度(也即失谐性强度)设计为合理的参数，如，选取图2所示曲线所对应的参数范围时，zz寄生耦合便得以抑制甚至消除。

四、目标量子门错误率实现效果：

采用上面选取的超导电路参数，且同时考虑计算量子比特的能量耗散效应，来分析运用本申请方案实现iswap量子门的错误率。具体地，图3为数值模拟结果，如图3所示，第一变化特性表征业界常用方案的错误率，第二变化特性表征本申请方案实现的iswap量子门的错误率，第三变化特性表征不考虑zz寄生耦合的错误率，运用本申请方案可以获得较低的量子门错误率，与业界的常用方案相比，错误率可以降低两个数量级。

这里，图3所使用的超导电路参数为：

ωq1/2π＝ωq2/2π＝5ghz，

αq1/2π＝αq2/2π＝-0.3ghz，

gq1/2π＝gq2/2π＝0.04ghz，

αc/2π＝1.4ghz，

γq1＝γq2＝γc＝1/(100μs)。

这样，由于运用本申请方案可以大大抑制乃至消除计算量子比特间的zz寄生耦合，所以，目标量子门间的保真度最终主要受限于计算量子比特的能量耗散率。实际应用中，欲获得最低量子门错误率，除了需要选取合适的超导电路参数外，实际实现过程中还需要调节耦合器件的频率，当调节到一定数值，zz寄生耦合便可以较好地消除，从而获得较高的量子门保真度。

综上，采用本申请案可以实现高保真度的两比特量子门。同时，与其它技术方案，本申请方案还具有以下优点：

电路结构简单，便于扩展，且可实现性强。本申请方案超导电路结构设计非常简单，非常易于扩展至包含多个量子比特的超导电路。而且，本申请方案所采用的transmon量子比特以及csfq，均容易实现。

灵活性高。即便超导电路参数设计上有所偏差，也可以通过后期调节耦合器件，如耦合量子比特的频率来进一步实现计算量子比特间zz寄生耦合的消除。

本申请方案受益于计算量子比特1，2与耦合器件间的弥散耦合特性，即便耦合器件采用能量耗散率较大的csfq，也不会对整体保真度造成较大影响。而且，由于采用了稳定且相干时间比较长的transmon作为计算量子比特，所以有助于实现更高保真度的量子门。

为在含耦合器件的超导电路架构中实现高保真度门带来新的可能性。即本申请方案在不增加电路复杂度基础上，实现了对zz寄生耦合的消除，进而实现高保真度的量子门。

本申请方案还提供了一种超导量子芯片，所述超导量子芯片上至少形成有超导电路结构，其中，所述超导电路结构包括以上所述的超导电路结构。

这里需要指出的是：以上超导量子芯片中的超导电路结构与上述结构类似，且具有同上述超导电路结构实施例相同的有益效果，因此不做赘述。对于本申请超导量子芯片实施例中未披露的技术细节，本领域的技术人员请参照上述超导结构的描述而理解，为节约篇幅，这里不再赘述。

本申请方案还提供了一种超导量子计算机，所述超导量子计算机至少设置有超导量子芯片以及与所述超导量子芯片连接的操控和读取装置；其中，所述超导量子芯片上至少形成有以上所述的超导电路结构。

这里需要指出的是：以上超导量子计算机中的超导电路结构与上述结构类似，且具有同上述超导电路结构实施例相同的有益效果，因此不做赘述。对于本申请超导量子计算机实施例中未披露的技术细节，本领域的技术人员请参照上述超导结构的描述而理解，为节约篇幅，这里不再赘述。

根据本申请实施例的技术方案，解决了无法有效消除计算量子比特间的zz寄生耦合的问题，提高了目标量子门的保真度。

在本说明书的描述中，参考术语“一个实施例”、“一些实施例”、“示例”、“具体示例”、或“一些示例”等的描述意指结合该实施例或示例描述的具体特征、结构、材料或者特点包含于本发明的至少一个实施例或示例中。而且，描述的具体特征、结构、材料或者特点可以在任一个或多个实施例或示例中以合适的方式结合。此外，在不相互矛盾的情况下，本领域的技术人员可以将本说明书中描述的不同实施例或示例以及不同实施例或示例的特征进行结合和组合。

此外，术语“第一”、“第二”仅用于描述目的，而不能理解为指示或暗示相对重要性或者隐含指明所指示的技术特征的数量。由此，限定有“第一”、“第二”的特征可以明示或隐含地包括至少一个该特征。在本发明的描述中，“多个”的含义是两个或两个以上，除非另有明确具体的限定。

上述具体实施方式，并不构成对本申请保护范围的限制。本领域技术人员应该明白的是，根据设计要求和其他因素，可以进行各种修改、组合、子组合和替代。任何在本申请的精神和原则之内所作的修改、等同替换和改进等，均应包含在本申请保护范围之内。