PCIE信号PIN相邻层挖空设计方法、系统、装置及存储介质与流程

本发明涉及电子信息领域，特别涉及一种pcie信号pin相邻层挖空设计方法、系统、装置及计算机可读存储介质。

背景技术：

现有slot的高速信号，比如pcie4.0，为了控制slot的pcie信号pin的阻抗，需要将相邻的地层挖空，因为信号pin的宽度很大导致差分线阻抗偏小，如果将相邻地层挖空，这样信号pin参考相邻层的下一层，一般就是第3层或者第4层，或者是倒数第3和第4层，这样距离参考层的介质厚度增加，使得阻抗增加，这样能够均衡pcie4.0高速信号的阻抗。

由于高速信号种类越来越多，高速差分信号线也越来越多，每一个单板上的slot个数也越来越多，高速信号就越来越多，按现有的技术设计效率低，即使是做好一个，输入坐标命令复制，也一样需要很长时间，而且还容易出错。

为此，本申请提出一种更为快捷高效的pcie信号pin相邻层挖空设计方法。

技术实现要素：

有鉴于此，本发明的目的在于提供一种pcie信号pin相邻层挖空设计方法、系统、装置及计算机可读存储介质，更为快捷高效。其具体方案如下：

一种pcie信号pin相邻层挖空设计方法，包括：

获取pcb板的设计参数中高速pcie信号线的pin脚设计信息；

利用所述pin脚设计信息，得到与每对差分线pin脚对应的挖空层中挖空区域的挖空信息；

其中，所述挖空信息包括挖空区域的数量、尺寸和位置信息。

可选的，所述利用所述pin脚设计信息，得到与每对差分线pin对应的挖空层中挖空区域的挖空信息的过程，包括：

利用所述pin脚设计信息，确定pin脚的起始层；

根据pin脚的起始层，确定挖空层；

利用所述pin脚设计信息，获取每对差分线pin脚的差分线尺寸信息；

利用所述差分线尺寸信息和预设的开孔阈值，得到挖空区域的尺寸；

利用所述pin脚设计信息中的差分线pin脚的数量和位置信息，确定挖空区域的数量和位置信息。

本发明还公开了一种pcie信号pin相邻层挖空设计系统，包括：

设计信息获取模块，用于获取pcb板的设计参数中高速pcie信号线的pin脚设计信息；

挖空信息设计模块，用于利用所述pin脚设计信息，得到与每对差分线pin脚对应的挖空层中挖空区域的挖空信息；

其中，所述挖空信息包括挖空区域的数量、尺寸和位置信息。

可选的，所述挖空信息设计模块，包括：

起始层确定单元，用于利用所述pin脚设计信息，确定pin脚的起始层；

挖空层确定单元，用于根据pin脚的起始层，确定挖空层；

差分线尺寸获取单元，用于利用所述pin脚设计信息，获取每对差分线pin脚的差分线尺寸信息；

挖空区域尺寸获取单元，用于利用所述差分线尺寸信息和预设的开孔阈值，得到挖空区域的尺寸；

数量位置获取单元，用于利用所述pin脚设计信息中的差分线pin脚的数量和位置信息，确定挖空区域的数量和位置信息。

本发明还公开了一种pcie信号pin相邻层挖空设计装置，包括：

存储器，用于存储计算机程序；

处理器，用于执行所述计算机程序以实现如前述的pcie信号pin相邻层挖空设计方法。

本发明还公开了一种计算机可读存储介质，所述计算机可读存储介质上存储有计算机程序，所述计算机程序被处理器执行时实现如前述的pcie信号pin相邻层挖空设计方法。

本发明中，pcie信号pin相邻层挖空设计方法，包括：获取pcb板的设计参数中高速pcie信号线的pin脚设计信息；利用pin脚设计信息，得到与每对差分线pin脚对应的挖空层中挖空区域的挖空信息；其中，挖空信息包括挖空区域的数量、尺寸和位置信息。

本发明能够依据pcb板的设计参数从中提取出高速pcie信号线的pin脚设计信息，并根据pin脚设计信息自动规划出挖空层和挖空区域，实现自动挖空设计，避免了人为因素导致的错误，并且提高了设计速度，提高了工作效率。

附图说明

为了更清楚地说明本发明实施例或现有技术中的技术方案，下面将对实施例或现有技术描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本发明的实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据提供的附图获得其他的附图。

图1为本发明实施例公开的一种pcie信号pin相邻层挖空设计方法流程示意图；

图2为本发明实施例公开的一种pcb板中挖空层示意图；

图3为本发明实施例公开的一种pcb板中起始层与挖空层对应示意图；

图4为本发明实施例公开的一种pcie信号pin相邻层挖空设计系统结构示意图。

具体实施方式

下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本发明一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都属于本发明保护的范围。

本发明实施例公开了一种pcie信号pin相邻层挖空设计方法，参见图1至图3所示，该方法包括：

s11：获取pcb板的设计参数中高速pcie信号线的pin脚设计信息。

具体的，整个电路的pcb版各器件的安装位置已经设计完毕，因此，pcb板的设计参数中存储有高速pcie信号线的各种信息，其中就包括高速pcie信号线的pin脚设计信息，pin脚设计信息中包括每个pcie信号线的pin脚位置信息、数量信息、所在pcb板层和每对差分线pin的尺寸信息。

其中，pin脚位置信息能够确定每个pin脚在pcb板上的相对位置，配合尺寸信息，能够确定出pin脚在pcb板上占用的面积；所在pcb板层能够确定pin脚是在pcb板的顶层还是底层，从而确定后续挖空层1的位置。

s12：利用pin脚设计信息，得到与每对差分线pin脚对应的挖空层1中挖空区域2的挖空信息。

具体的，利用pin脚设计信息，确定pin脚的起始层4，确定pin脚是在pcb板的底层还是顶层，根据pin脚的起始层4，和预设的挖空规则，确定挖空层1，如果是在顶层，则向pcb板的下方挖空，从顶层的下方确定出挖空层1，如果是在pcb板的底层，则向上方挖空，从底层的上方确定出挖空层1。

具体的，利用pin脚设计信息，获取每对差分线pin脚的差分线尺寸信息，利用差分线尺寸信息和预设的开孔阈值，得到挖空区域2的尺寸，得到差分线尺寸信息后，可以确定出挖空区域2的尺寸，可以理解的是，挖空区域2的尺寸要大于差分线尺寸，以便pcie线能够穿过挖空区域2，穿过挖空层1抵达下一层，在获取到差分线尺寸后，可以增加固定的开孔阈值，确定出挖空区域2的尺寸，例如，差分线尺寸包括长和宽两个尺寸信息，在差分线尺寸的长和宽基础上，相应的增加长开孔阈值和宽开孔阈值，便可以得到挖空区域2的长和宽，例如，差分线尺寸长5mm，宽3mm，长开孔阈值和宽开孔阈值分别为，0.1mm和0.2mm，则挖空区域2的长和宽分别为5.1mm和5.3mm，当然，长开孔阈值和宽开孔阈值取值也可以相同。

具体的，利用pin脚设计信息中的差分线pin脚的数量和位置信息，确定挖空区域2的数量和位置信息，根据差分线pin脚的位置信息能够确定每个差分线pin脚在pcb板上的位置，从而确定出相应的挖空区域2的位置，需要挖空的差分线pin脚的数量则等于挖空区域2的数量。

可以理解的是，可以存在多个挖空层1，每个挖空层1上可以设置多个挖空区域2。

具体的，参见图2和图3所示，pcb板上的挖空层1上包括多个挖空区域2，起始层4与挖空层1相对应，一对差分线pin脚3占据部分挖空区域2，一对差分线pin脚3之间隔离。

其中，挖空信息包括挖空区域2的数量、尺寸和位置信息。

可见，本发明实施例能够依据pcb板的设计参数从中提取出高速pcie信号线的pin脚设计信息，并根据pin脚设计信息自动规划出挖空层1和挖空区域2，实现自动挖空设计，避免了人为因素导致的错误，并且提高了设计速度，提高了工作效率。

相应的，本发明实施例还公开了一种pcie信号pin相邻层挖空设计系统，参见图4所示，包括：

设计信息获取模块11，用于获取pcb板的设计参数中高速pcie信号线的pin脚设计信息；

挖空信息设计模块12，用于利用pin脚设计信息，得到与每对差分线pin脚对应的挖空层中挖空区域的挖空信息；

其中，挖空信息包括挖空区域的数量、尺寸和位置信息。

可见，本发明实施例能够依据pcb板的设计参数从中提取出高速pcie信号线的pin脚设计信息，并根据pin脚设计信息自动规划出挖空层和挖空区域，实现自动挖空设计，避免了人为因素导致的错误，并且提高了设计速度，提高了工作效率。

具体的，上述挖空信息设计模块12，可以包括起始层确定单元、挖空层确定单元、挖空层确定单元、差分线尺寸获取单元、挖空区域尺寸获取单元和数量位置获取单元；其中，

起始层确定单元，用于利用pin脚设计信息，确定pin脚的起始层；

挖空层确定单元，用于根据pin脚的起始层，确定挖空层；

差分线尺寸获取单元，用于利用pin脚设计信息，获取每对差分线pin脚的差分线尺寸信息；

挖空区域尺寸获取单元，用于利用差分线尺寸信息和预设的开孔阈值，得到挖空区域的尺寸；

数量位置获取单元，用于利用pin脚设计信息中的差分线pin脚的数量和位置信息，确定挖空区域的数量和位置信息。

此外，本发明实施例还公开了一种pcie信号pin相邻层挖空设计装置，包括：

存储器，用于存储计算机程序；

处理器，用于执行计算机程序以实现如前述的pcie信号pin相邻层挖空设计方法。

另外，本发明实施例还公开了一种计算机可读存储介质，计算机可读存储介质上存储有计算机程序，计算机程序被处理器执行时实现如前述的pcie信号pin相邻层挖空设计方法。

最后，还需要说明的是，在本文中，诸如第一和第二等之类的关系术语仅仅用来将一个实体或者操作与另一个实体或操作区分开来，而不一定要求或者暗示这些实体或操作之间存在任何这种实际的关系或者顺序。而且，术语“包括”、“包含”或者其任何其他变体意在涵盖非排他性的包含，从而使得包括一系列要素的过程、方法、物品或者设备不仅包括那些要素，而且还包括没有明确列出的其他要素，或者是还包括为这种过程、方法、物品或者设备所固有的要素。在没有更多限制的情况下，由语句“包括一个……”限定的要素，并不排除在包括所述要素的过程、方法、物品或者设备中还存在另外的相同要素。

专业人员还可以进一步意识到，结合本文中所公开的实施例描述的各示例的单元及算法步骤，能够以电子硬件、计算机软件或者二者的结合来实现，为了清楚地说明硬件和软件的可互换性，在上述说明中已经按照功能一般性地描述了各示例的组成及步骤。这些功能究竟以硬件还是软件方式来执行，取决于技术方案的特定应用和设计约束条件。专业技术人员可以对每个特定的应用来使用不同方法来实现所描述的功能，但是这种实现不应认为超出本发明的范围。

以上对本发明所提供的技术内容进行了详细介绍，本文中应用了具体个例对本发明的原理及实施方式进行了阐述，以上实施例的说明只是用于帮助理解本发明的方法及其核心思想；同时，对于本领域的一般技术人员，依据本发明的思想，在具体实施方式及应用范围上均会有改变之处，综上所述，本说明书内容不应理解为对本发明的限制。