用于改善处理器时钟信号端电磁辐射的电路结构及其形成方法与流程

本发明设计电磁辐射的技术领域，具体而言，本发明涉及一种用于改善处理器时钟信号端电磁辐射的电路结构。

背景技术：

随着电子产品的使用越来越普及，对其安全性的要求也越来越高，电磁辐射成为人们比较关注的焦点，主要通过emc测试进行检验，emc测试又叫做电磁兼容emc，指的是对电子产品在电磁场方面干扰大小emi和抗干扰能力ems的综合评定，是电子产品质量最重要的指标之一，其目的是检测电器产品所产生的电磁辐射对人体、公共场所电网以及其他正常工作之电器产品的影响。电磁兼容是研究在有限的空间、时间、频谱资源条件下，各种用电设备广义还包括生物体可以共存，并不致引起降级的一门学科，它包括电磁干扰和电磁敏感度两部分，电磁干扰测试是测量被测设备在正常工作状态下产生并向外发射的电磁波信号的大小来反应对周围电子设备干扰的强弱，电磁敏感度测试是测量被测设备对电磁骚扰的抗干扰的能力强弱。

在电子产品pcb板级别的emc测试中的re测试是电路板安规测试指标中一个非常重要的参数，各种国际标准都对这个指标有着严格的要求，由于电磁辐射往往以很多不可预期的频段出现，需要根据实际的测试情况才能反映出来，因此，该re测试很容易超标，可以说对于每个电子产品，其电子硬件工程师都有可能花费很多时间和很多测试费用去解决这个问题。

而解决问题的首要是需要对问题进行精准定位，没有定位过程的整改，就像无头苍蝇一样到处乱撞。问题定位有两种手段，一是考工程师的直觉判断，需要完全依靠工程师积累的emc经验来判断；二是比较测试，依靠仪器和emc经验的结合对问题进行详细的定位判断。一般从两个方面考虑，一是机器设备所连接的各种电源线缆和信号线缆，通过拔插检测定位，然后根据现象采取不同的整改措施；二是与结构设计是否合理有较大的关系，屏蔽体泄露会对re辐射超标有很大的影响。

面对re辐射常规的解决方法大致有两种，一是设法找到辐射源，通过修改电路电阻电气参数来降低辐射，虽然减小了re测试超标问题，但是常常会引入其他问题，比如信号驱动能力的下降引起信号质量的不良，且需要多比较多的实验来论证方法的稳定性，因为一个re测试超标问题，将很多前期电路稳定性实验重新做一遍，增加了时间成本。

除此以外，还有一部分的信号因为电路结构本身的原因，因此从电路上去除比较困难，这种情况下目前现有技术中的普遍做法是通过增加金属屏蔽框的办法对所产生的电磁辐射进行遮挡。但这种办法也有其固有缺点，首先，由于要增加金属屏蔽框，因此势必会增加电路结构本身的零件数量以及电路结构的体积，这对于一些小微型的电子产品而言适用度显然受到限制；此外，由于增加金属屏蔽框，因此这种办法也会增加比较多的成本，这使产品的成本控制以及消费者的接受度也会受到影响。

如图1所示，为现有技术中的re辐射的测试图片。如图所示，在图中的1、2、3、4四个点都是emc超标的点，其中第1点频率为125mhz，第2点频率为375mhz，第3点频率为625mhz，第4点频率为875mhz，而125mhz为时钟本源，超出标准，其他3个频率分别为125mhz的3,5,7倍频率，也都存在压线情况。

技术实现要素：

本发明的一个优势在于提供一种用于改善处理器时钟信号端电磁辐射的电路结构，所述用于改善处理器时钟信号端电磁辐射的电路结构能够利用处理器内部的元件实现电磁场抵消，从而实现处理器时钟信号端电磁辐射的改善。

本发明的一个优势在于提供一种用于改善处理器时钟信号端电磁辐射的电路结构，所述用于改善处理器时钟信号端电磁辐射的电路结构利用处理器芯片多余的pwm接口或者io接口资源，加上一路反向的125m时钟信号，根据电磁场可以互相抵消理论和实际现象，用至少1根方向相反的pcb走线，从而将电磁场内部消化，以此实现处理器信号端电磁辐射的改善。

本发明的一个优势在于提供一种用于改善处理器时钟信号端电磁辐射的电路结构，所述用于改善处理器时钟信号端电磁辐射的电路结构通过在现有处理器的结构基础上设置抵消回路，以使每条所述抵消回路的一部分线路走向均与原产生辐射的线路平行且走向相反，从而实现对电路结构中的电磁辐射中的抵消。

本发明的一个优势在于提供一种用于改善处理器时钟信号端电磁辐射的电路结构，其中每条所述抵消回路的一部分线路所处pcb板的层数位置与处理器的时钟信号端和功能模块之间的线路所处pcb板的层数位置一样，从而提高对电磁辐射的抵消效果。

本发明的一个优势在于提供一种用于改善处理器时钟信号端电磁辐射的电路结构，其中每条所述抵消回路的其余线路均位于所处pcb板的内层，从而减少产生额外的电磁辐射。

本发明的一个优势在于提供一种用于改善处理器时钟信号端电磁辐射的电路结构，其中所述处理器的空闲脉冲调制宽度(pwm)信号端口的工作频率与时钟信号端的工作频率一致，从而增强本发明所述的用于改善处理器时钟信号端电磁辐射的电路结构的电磁抵消效果，并减小抵消回路产生额外电磁辐射的几率。

本发明的另一优势在于提供一种用于改善处理器时钟信号端电磁辐射的电路结构的形成方法，所述用于改善处理器时钟信号端电磁辐射的电路结构的形成方法通过利用所述处理器的现有结构进行改造，利用右手螺旋定理等实现所述处理器在工作过程中产生的电磁辐射的自抵消，方法简单，效果可靠。

本发明的另一优势在于提供一种用于改善处理器时钟信号端电磁辐射的电路结构的形成方法，所述用于改善处理器时钟信号端电磁辐射的电路结构的形成方法通过软件即可控制抵消回路中的电流及工作频率，从而提高对产生的电磁辐射的抵消效果，操作简单，适用面广。

为达上述至少一发明优势，本发明提供一种用于改善处理器时钟信号端电磁辐射的电路结构，所述用于改善处理器时钟信号端电磁辐射的电路结构包括一处理器，所述处理器包括至少一时钟信号端、一功能模块、一脉冲宽度调制信号端口以及一io端口，其中所述功能模块与所述时钟信号端电性连接，所述脉冲宽度调制信号端口和所述io端口之间电性连接一线路而形成至少一抵消回路，从而抵消所述时钟信号端与所述功能模块之间电性连接而产生的电磁辐射。

在其中一些实施例中，所述时钟信号端与所述功能模块通过一第一连接线路电性连接，所述抵消回路包括至少一第二连接线路，其中所述第二连接线路与所述第一连接线路相互平行且电流方向相反。

在其中一些实施例中，所述处理器进一步包括至少一pcb板，所述第一连接线路和所述第二连接线路均被设置于所述pcb板。

在其中一些实施例中，所述第一连接线路和所述第二连接线路均被设置于所述pcb板的表层。

在其中一些实施例中，所述抵消回路中除所述第二连接线路之外的其余连接线路被设置于所述pcb板的内层。

在其中一些实施例中，所述时钟信号端的工作频率为25mhz或者其倍频。

在其中一些实施例中，所述脉冲宽度调制信号端口的工作频率与所述时钟信号端的工作频率一致。

本发明进一步包括一种用于改善处理器时钟信号端电磁辐射的电路结构的形成方法，包括以下步骤：

1001：选择一处理器上空闲的至少一io端口和一脉冲调制宽度信号端口，并通过至少一线路电性连接于所述io端口和所述脉冲调制宽度信号端口之间，以形成至少一抵消回路；以及

1002：电性连接所述处理器上的一时钟信号端和一功能模块之间以形成第一连接线路，所述抵消回路中的一部分电路为第二连接线路；以及

1003：调整所述第二连接线路以使其与所述第一连接线路的电流方向相反。

附图说明

图1为现有技术中的处理器时钟信号端电磁兼容超标的测试结构示意图。

图2为本发明所述的用于改善处理器时钟信号端电磁辐射的电路结构的第一实施例中产生辐射信号线的电磁场方向结构示意图。

图3为本发明所述的用于改善处理器时钟信号端电磁辐射的电路结构的第一实施例中增加的信号线的电磁场方向的结构示意图。

图4为本发明所述的用于改善处理器时钟信号端电磁辐射的电路结构的第一实施例的结构示意图。

图5为本发明所述的用于改善处理器时钟信号端电磁辐射的电路结构的电磁兼容性测试结果的示意图。

图6为本发明所述的用于改善处理器时钟信号端电磁辐射的电路结构的形成方法的流程示意图。

具体实施方式

以下描述用于揭露本发明以使本领域技术人员能够实现本发明。以下描述中的优选实施例只作为举例，本领域技术人员可以想到其他显而易见的变型。在以下描述中界定的本发明的基本原理可以应用于其他实施方案、变形方案、改进方案、等同方案以及没有背离本发明的精神和范围的其他技术方案。

可以理解的是，术语“一”应理解为“至少一”或“一个或多个”，即在一个实施例中，一个元件的数量可以为一个，而在另外的实施例中，该元件的数量可以为多个，术语“一”不能理解为对数量的限制。

在本说明书的描述中，参考术语“一个实施例”、“一些实施例”、“示例”、“具体示例”、或“一些示例”等的描述意指结合该实施例或示例描述的具体特征、结构、材料或者特点包含于本发明的至少一个实施例或示例中。在本说明书中，对上述术语的示意性表述不必须针对的是相同的实施例或示例。而且，描述的具体特征、结构、材料或者特点可以在任一个或多个实施例或示例中以合适的方式结合。此外，在不相互矛盾的情况下，本领域的技术人员可以将本说明书中描述的不同实施例或示例以及不同实施例或示例的特征进行结合和组合。

如图2至图5所示，本发明主要提供一种用于改善处理器11时钟信号端111电磁辐射的电路结构，所述用于改善处理器11时钟信号端111电磁辐射的电路结构包括一处理器11和一功能模块112，其中，所述处理器11包括至少一时钟信号端111、一功能模块112、一脉冲宽度调制信号端口113以及一io端口114，其中所述功能模块112与所述时钟信号端111电性连接，所述脉冲宽度调制信号端口113和所述io端口114之间电性连接一线路116而形成至少一抵消回路115，从而抵消所述时钟信号端111与所述功能模块112之间因电性连接而产生的电磁辐射。

详细而言，如图2和图3所示，以所述处理器11的多个脉冲宽度调制信号端口113为输出端，以所述处理器11的多个空闲的io端口114作为输入端，通过设置多条线路分别连接所述输出端、所述功能模块112以及所述输入端，从而形成多条所述抵消回路115。

如图3所示，其中每条所述抵消回路115的一部分线路走向均与所述处理器11的所述时钟信号端111与所述功能模块112之间的线路走向平行，并且所述抵消回路115的电流走向与所述处理器11的时钟信号端111和所述功能模块112之间的线路中的电流走向相反。

如图4和图5所示，如此设置，根据电磁场可以互相抵消理论和实际现象，利用所述处理器11上的空闲的脉冲宽度调制信号端口113和io端口114，将其连接起来组成所述抵消回路115，并且使所述抵消回路115的一部分线路走向与所述处理器11的时钟信号端111和功能模块112之间的线路走向平行，再利用所述处理器11控制所述抵消回路115中的电流走向，使所述抵消回路115中的电流走向与所述处理器11的时钟信号端111和所述功能模块112之间的线路中的电流走向相反。

之后，再根据右手螺旋定律，使所述抵消回路115中产生与所述时钟信号端111和所述功能模块112之间的电磁场方向相反的电磁场，由于方向相反的电磁场能够相互抵消，因此可以在已经采用加金属屏蔽机构等其他改善辐射超标问题的基础上，辅助降低所述时钟信号端111的电磁辐射，从而进一步改善辐射测试的超标问题，使其达到电磁兼容测试标准，提高电子产品的质量水平。如上所述，相对于现有技术中的降低电磁辐射的结构而言，本发明所述的用于改善处理器11时钟信号端111电磁辐射的电路结构不仅结构简单，而且是根据电磁抵消原理设置的结构，因此工作效果稳定。

优选地，在本发明的第一实施例中，所述处理器11包括一pcb板，所述处理器11的所述时钟信号端111与所述功能模块112之间的连接线路为第一连接线路117，所述第一连接线路117被设置于所述pcb板。相应地，每条所述抵消回路115中包括一第二连接线路1161，所述第二连接线路1161为与所述第一连接线路117平行且电流方向相反的线路，其中所述第二连接线路1161所处pcb板的层数位置与所述处理器11的时钟信号端111和所述功能模块112之间的所述第一连接线路117所处pcb板的层数位置一样。

由于所述抵消回路115中的所述第二连接线路1161与所述处理器11的所述时钟信号端111和所述功能模块112之间的所述第一连接线路117平行且电流方向相反，因此将所述抵消回路115中的所述第二连接线路1161设置为与所述时钟信号段和所述功能模块112之间的所述第一连接线路117处于所述pcb板相同层数位置能够提高电磁场的抵消效果。

进一步地，所述时钟信号端111至所述功能模块112之间的所述第一连接线路117被设置于所述pcb板的表层，从而减少线路消耗，确保信号传输的质量。但同时，将所述第一连接线路117设置于所述pcb板的表层势必会使得其电磁辐射也会相对较高，因此，所述抵消回路115中的所述第二连接线路1161也被设置于所述pcb板的表层，从而能够最大化抵消所述第一连接线路117产生的电磁辐射。

所述抵消回路115中的除了所述第二连接线路1161之外的其余连接线路1162均被设置于所述pcb板的内层，从而通过所述pcb板的结构阻挡所述抵消回路115中的其余连接线路1162产生的电磁辐射，以此避免本发明所述的用于改善处理器11时钟信号端111电磁辐射的电路结构产生额外的电磁辐射。

优选地，在本发明所述的用于改善处理器11时钟信号端111电磁辐射的电路结构中，由于所述时钟信号端111在实际应用电子电路中的工作频率为25mhz，或者25hmz的倍频，如125hmz等，因此只需通过软件测试，将所述处理器11中对应的脉冲调制宽度信号端的工作频率设置为与其一致即可，这样两者产生的电磁场强度相当，更容易相互抵消，也可以减少所述抵消回路115产生额外电磁辐射的几率。

优选地，所述抵消回路115中的所述第二连接线路1161被设置于所述时钟信号端111与所述功能模块112之间的所述第二连接线路1161的左右两侧，从而进一步提高所述抵消回路115对电磁辐射的抵消效果。

除此以外，本领域技术人员也可以根据实际情况对所述抵消回路115中的所述第二连接线路1161的具体位置进行调整，比如将所述抵消回路115中的所述第二连接线路1161间隔设置于所述第一连接线路117的一侧等，都属于本发明的保护范围之内。换句话说，只要在本发明上述揭露的基础上，采用了与本发明相同或近似的技术方案，解决了与本发明相同或近似的技术问题，并且达到了与本发明相同或近似的技术效果，都属于本发明的保护范围之内，本发明的具体实施方式并不以此为限。

如上所述，如果辐射测试中的辐射是均匀的窄带尖峰群噪声，则计算器间隔频率差是多少，这个频率差可能就是其辐射源的基频，而如果辐射测试是单立的尖峰噪声，则要看这个尖峰噪声和单板上的时钟频率是否有倍频关系，因此通过本发明所述的用于改善处理器11时钟信号端111电磁辐射的电路结构即可解决这个问题。

如图6所示，本发明进一步提供一种用于改善处理器11时钟信号端111电磁辐射的电路结构的形成方法，所述用于改善处理器11时钟信号端111电磁辐射的电路结构的形成方法包括步骤：

1001：选择一处理器11上空闲的至少一io端口114和一脉冲调制宽度信号端口，并通过至少一线路116电性连接于所述io端口114和所述脉冲调制宽度信号端口之间，以形成至少一抵消回路115；以及

1002：电性连接所述处理器11上的一时钟信号端111和一功能模块112之间以形成第一连接线路117，所述抵消回路115中的一部分电路为第二连接线路1161；以及

1003：调整所述第二连接线路1161以使其与所述第一连接线路117的电流方向相反。

其中，在所述步骤1001中，由于所述处理器11上的所述时钟信号端111和所述功能模块112之间的所述第一连接线路117的走向和位置能够被预先获知，因此在设计时，可以多选择几个空闲的所述io端口114以及所述脉冲调制宽度信号端口，从而设计多条所述抵消回路115。

在所述步骤1003中，所述第二连接线路1161的位置包括但不限于被设置于所述第一连接线路117的两侧或被间隔设置于所述第一连接线路117的一侧，从而提高所述抵消回路115对电磁辐射的抵消效果。

在本发明的第一实施例中，所述第二连接线路1161被设置为与所述第一连接线路117的位置平行，从而增强对电磁辐射的抵消效果。

优选地，在所述步骤1003中，所述处理器11中的脉冲调制宽度信号端口的工作频率与所述处理器11中的时钟信号端111的频率一致，从而使所述抵消回路115产生的电磁场强度与所述时钟信号端111和所述功能模块112之间产生的磁场强度相当，以便于更容易实现相互抵消，此外，还能减少所述抵消回路115产生额外电磁辐射的几率。

更进一步地，在本发明所述的用于改善处理器11时钟信号端111电磁辐射的电路结构的形成方法的第一实施例中，所述时钟信号端111的工作频率为25mhz或者25mhz的倍频，比如125mhz等。

优选地，在所述步骤1002中，所述第二连接线路1161位于所述处理器11的pcb板的层数位置与所述第一连接线路117的层数位置一致，从而使所述第二连接线路1161产生的磁场能够更好地对所述第一连接线路117产生的磁场进行抵消。

进一步地，所述第一连接线路117和所述第二连接线路1161均被设置于所述处理器11中的pcb板的表层，从而减少所述第一连接线路117的线路信号，确保信号传输的质量。

除此以外，本领域技术人员也可以根据实际情况确定所述第一连接线路117和所述第二连接线路1161的具体位置以及所述时钟信号端111的工作频率等。即只要在本发明上述揭露的基础上，采用了与本发明相同或近似的技术方案，解决了与本发明相同或近似的技术问题，并且达到了与本发明相同或近似的技术效果，都属于本发明的保护范围之内，本发明的具体实施方式并不以此为限。

换言之，在本发明所述的用于改善处理器11时钟信号端111电磁辐射的电路结构的形成方法中，所述抵消回路115的数量可以根据实际需求确定或者根据所述处理器11的结构确定，比如根据需求设计多条所述抵消回路115，从而增强对本发明所述的用于改善处理器11时钟信号端111电磁辐射的电路结构的电磁抵消效果。

进一步地，在所述用于改善处理器11时钟信号端111电磁辐射的电路结构的形成方法中，当所述处理器11中的pcb电路板被加工完成以后，对其进行电磁兼容测试(emc)，从而确定该pcb电路板的辐射发射(re)测试的超标点以及所在的所述抵消回路115的范围，从而选择对应的一条或者多条所述抵消回路115，利用软件调配控制所述抵消回路115中的电流以及工作频率，使其与所述处理器11中的所述时钟信号端111的工作频率一致，并用远场天线实时观察辐射情况，一直到找到最佳的所述抵消回路115的位置。

最后，将这些参数保存到所述处理器11的系统中，当有各路产生辐射发射信号的电路工作时，打开相应的所述抵消回路115，从而自消除所述处理器11中整个pcb板上的辐射发射测试超标点，以使所述处理器11中的pcb板在工作过程中所述时钟信号端111的电磁辐射发射测试符合规范要求。

本领域的技术人员应理解，上述描述及附图中所示的本发明的实施例只作为举例而并不限制本发明。本发明的目的已经完整并有效地实现。本发明的功能及结构原理已在实施例中展示和说明，在没有背离所述原理下，本发明的实施方式可以有任何变形或修改。