非同源时钟数据传输系统

1.本实用新型涉及数据通讯技术领域，尤其涉及一种非同源时钟数据传输系统。


背景技术：

2.随着数据通信系统的传输速率的上升，对通信线缆的要求也越来越高，特别是对于一些长距离的数据通信系统，一般使用光纤进行远距离传输，通常光纤只传输数据，并不传输时钟信号。而通信线缆中增加一个参考时钟频率信道，对于整个系统而言，是一个较大的成本消耗。
3.上述通讯系统中，由于接收端并没有接收到发送信号的时钟信号，为了解决这个技术问题，现有技术通常做法是在接收端进行时钟信号恢复，也就是根据接收到的串行数据提取时钟信号，再利用这个时钟对串行数据进行处理，恢复接收端的数字信号。然而，在高速数据传输时，比如高速视频信号传输，对视频信号同步的要求很高，对接收端恢复发送端时钟的精度要求大大提高，往往很难达到应用要求，一旦时钟存在偏差，接收端视频播放就会产生不流畅现象；另外，现有技术采用硬件实现时钟信号恢复，也大大增加了系统的复杂度。
4.故，针对现有技术的缺陷，亟待一种解决方案，能够处理非同源时钟数据传输系统的数据同步恢复，同时可以降低系统的复杂性和成本。


技术实现要素：

5.有鉴于此，确有必要提供一种非同源时钟数据传输系统，在接收端设置本地时钟来恢复数据流，并通过优化缓存策略来降低发送端与接收端时钟存在偏差的影响，无需增加额外硬件资源，大大降低了系统的复杂度和成本。
6.为了解决现有技术存在的技术问题，本实用新型的技术方案如下：
7.非同源时钟数据传输系统，至少包括发送端和接收端，发送端用于将串行数据并通过光纤传输至接收端，所述接收端至少包括串行数据获取单元、通道处理单元以及输出单元，其中，
8.所述串行数据获取单元用于获取光纤上传输的串行数据；
9.所述通道处理单元用于同步该通道的数据；
10.所述输出单元用于输出同步后的通道数据；
11.所述通道处理单元至少包括数据写入控制单元、数据读出控制单元、缓存单元、本地时钟和通道输出单元，其中，
12.所述缓存单元用于至少开辟三帧数据空间以缓存通道数据；
13.所述数据写入控制单元用于将通道数据逐帧写入缓存；所述数据读出控制单元用于以本地时钟为基准从缓存单元中逐帧读取数据。
14.作为进一步的改进方案，数据写入控制单元和数据读出控制单元同时对缓存单元执行数据写入操作和数据读出操作。
15.作为进一步的改进方案，在地址切换时，数据写入控制单元控制写地址切到未被读写地址指向的缓存区域，数据读出控制单元控制读地址切到上一次写入的缓存区域。
16.作为进一步的改进方案，所述本地时钟采用与发送端同型同频的晶振。
17.作为进一步的改进方案，所述发送端设置并串转换单元，所述并串转换单元用于将多路并行数据封装为串行数据。
18.作为进一步的改进方案，所述接收端还设置数据解包单元，所述数据解包单元用于将接收到的串行数据解包分发为多路并行数据至每个数据通道。
19.作为进一步的改进方案，每个数据通道独立设置一通道处理单元。
20.作为进一步的改进方案，各个数据通道共享同一通道处理单元。
21.作为进一步的改进方案，每个数据通道采用同一本地时钟。
22.作为进一步的改进方案，还包括存储单元，各个通道的缓存单元为开辟在所述存储单元不同区域的存储空间。
23.作为进一步的改进方案，所述存储单元采用dram。
24.作为进一步的改进方案，所述数据写入控制单元和数据读出控制单元集成设置在cpu中。
25.与现有技术相比较，本实用新型采用本地晶振实现数据恢复，并通过三帧缓存策略，除了误差的积累，保证了读出数据连续。本实用新型采用缓存实现数据同步，无需增加硬件资源，大大降低了系统的复杂度和成本。
附图说明
26.图1为非同源时钟数据传输系统的原理示意图。
27.图2为本实用新型中接收端的原理示意图。
28.图3为本实用新型中通道处理单元的原理示意图。
29.图4为本实用新型中读写地址切换的示意图。
30.图5为本实用新型中读速率快于写速率时读写地址切换的示意图。
31.图6为本实用新型中写速率快于读速率的读写地址切换示意图。
32.如下具体实施例将结合上述附图进一步说明本实用新型。
具体实施方式
33.以下将结合附图对本实用新型提供的技术方案作进一步说明。
34.参见图1，所示为本实用新型提供一种非同源时钟数据传输系统的原理示意图，至少包括发送端和接收端，发送端用于将串行数据并通过光纤传输至接收端，通常还设置备份光纤，当主光纤故障时，有效保障系统正常通讯。在一种优选实施方式中，传输的是高速视频数据，比如用于实现4k高清视频传输的12g
‑
sdi(serial digital interface)标准数据，通常发送端设置并串转换单元，该并串转换单元用于将多路并行数据封装为串行数据，比如将3路并行的3g
‑
sdi封装为一路串行的12g
‑
sdi。在高速视频数据传输应用中，需要保证数据的连续输出，否则会出现视频抖动或者卡顿等现象，这就对输出数据同步提出了更高的要求。本实用新型的目的就是在不增加硬件资源的情况下解决上述技术问题。
35.参见图2，所示为接收端的原理示意图，至少包括串行数据获取单元、通道处理单
元以及输出单元，其中，串行数据获取单元用于获取光纤上传输的串行数据；通道处理单元用于同步该通道的数据；输出单元用于输出同步后的通道数据。
36.在一种优选实施方式中，为了实现多路并行数据输出，接收端还设置数据解包单元，数据解包单元用于将接收到的串行数据解包分发为多路并行数据至每个数据通道。其中，各个数据通道可以共享同一通道处理单元，可以通过高速开关切换实现各个数据通道共享同一通道处理单元；也可以在每个数据通道独立设置一通道处理单元，以提高并行输出效果。进一步的，每个数据通道采用同一本地时钟。
37.参见图3，所示为本实用新型中通道处理单元的原理示意图，通道处理单元至少包括数据写入控制单元、数据读出控制单元、缓存单元、本地时钟和通道输出单元，其中，缓存单元用于至少开辟三帧数据空间以缓存通道数据；数据写入控制单元用于将通道数据逐帧写入缓存；数据读出控制单元用于以本地时钟为基准从缓存单元中逐帧读取数据；其中，数据写入控制单元和数据读出控制单元同时对缓存单元执行数据写入操作和数据读出操作，并设置如下读写机制：在地址切换时，数据写入控制单元控制写地址切到未被读写地址指向的缓存区域，数据读出控制单元控制读地址切到上一次写入的缓存区域。
38.为了让发送端数据和接收端数据尽可能的同步，接收端本地时钟采用与发送端同型同频的晶振。但是晶振总会存在偏差，也就是说，发送端和接收端晶振不可能完全相同，即便两者误差小于20ppm，假设晶振频率为148.5mhz，那么最短需要经过约277.78小时进行一次同步，否则随着误差的积累，接收端输出的视频会存在严重的时差，将会导致数据不能稳定输出。
39.为了保证数据稳定输出，现有技术通常采用增大缓存空间，然后不管采用多大的缓存空间，由于写入和读出速率不同必将导致内部存储器写满或读空，从而导致数据断流，仍然会导致误差积累。
40.参见图4，所示为本实用新型同步策略的原理示意图，以三帧缓冲为例介绍该策略的实现过程。首先缓存单元开辟三块内存区域，分别为单元a、单元b和单元c，用于缓存单个通道中的三帧数据。本实用新型对三缓冲机制作如下设置，首先对三个缓存单元的读操作和写操作是同时进行的，缓存的写入速度就是发送端的速度；缓存的读出速度由本地时钟决定，该时钟通常无限接近发送端时钟。同时，在读写地址切换时，数据写入控制单元控制写地址切到未被读写地址指向的缓存区域，数据读出控制单元控制读地址切到上一次写入的缓存区域。具体的，数据写入控制单元控制将一帧数据写入单元a。完成一帧数据写入操作之后，写地址切换到单元b，此时，数据读出控制单元控制读地址指向单元a(上一次写入的缓存区域)，并执行读操作读出上一次写入的数据帧。单元b写操作完成后，写地址切换到单元c(写地址切到未被读写地址指向的缓存区域)。单元a读操作完成后，读地址切换到单元b，以此往复。
41.由于写入和读出速率不同，必然会存在误差，本实用新型正是采用上述机制消除了误差的积累，保证了读出数据连续。具体原理如下：
42.当读出速率比写入速率更快时，参见图5所示，当对单元a的读操作完成时，对单元b的写操作还未完成，此时，上一次写入的区域仍然是单元a，读操作会再次对单元a进行读出，也即对同一帧数据读出了两次。因此，当读出速率快于写入速率时，采用重复输出一帧数据的方式来消除时钟速率偏差造成的不同步问题。当写入速率比读出速率更时，由于存
在速度差，误差不断积累，总在某一时刻会出现图6的情况，对单元a的读操作未完成时，写操作连续对单元b和c进行写入，而此时，读地址指向单元a，写地址指向单元c，由于读地址迟迟未切换，虽然单元b的数据未被读出，但写地址永远切到未被读写地址指向的区域，写地址被切换到单元b对该单元的数据进行覆盖。也即，当写入速率快于读出速率时，覆盖一帧数据的方式来消除误差的积累，使输入输出重新同步。
43.在一种优选实施方式中，还包括存储单元，存储单元采用dram，各个通道的缓存单元为开辟在所述存储单元不同区域的存储空间，采用直接内存存取技术实现数据缓存。
44.在一种优选实施方式中，数据写入控制单元和数据读出控制单元集成设置在cpu中。
45.以上实施例的说明只是用于帮助理解本实用新型的方法及其核心思想。应当指出，对于本技术领域的普通技术人员来说，在不脱离本实用新型原理的前提下，还可以对本实用新型进行若干改进和修饰，这些改进和修饰也落入本实用新型权利要求的保护范围内。
46.对所公开的实施例的上述说明，使本领域专业技术人员能够实现或使用本实用新型。对这些实施例的多种修改对本领域的专业技术人员来说将是显而易见的，本文中所定义的一般原理可以在不脱离本实用新型的精神或范围的情况下，在其它实施例中实现。因此，本实用新型将不会被限制于本文所示的这些实施例，而是要符合与本文所公开的原理和新颖特点相一致的最宽的范围。