一种超高频RFID芯片BLF时钟的实现装置的制作方法

本实用新型属于集成电路设计技术领域。具体地说，属于超高频rfid芯片设计技术领域。

背景技术：

rfid(radiofrequencyidentification)，即射频识别技术。一套射频识别系统一般由读写器，电子标签和后端数据处理平台三部分组成。目前，射频识别系统已经渗透到日常生活的方方面面，如出入控制、公共交通的票务系统、物流链管理、医疗卫生行业以及零售业等。

根据读写器发送的无线电信号的频率，rfid系统可以划分为低频，高频，超高频以及微波四种。其中基于epcclass1gen2协议的超高频rfid系统的工作频率为860mhz-960mhz，应用在较长的读写距离和较高速读写速度的场景。

epcclass1gen2协议中定义电子标签返回给读卡器的数据速率为反向散射链路频率，即blf(backscatteredfrequency)。根据协议规定，标签的blf和读卡器发送的query命令有关。读卡器发送的query命令会给定trcal和dr两个参数，dr/trcal即为blf的值。可以看出如果要产生准确的反向散射频率(blf)的时钟，芯片中需要一个硬件除法器，这将消耗很多硬件资源，对芯片的成本和功耗造成很大的挑战。

技术实现要素：

针对上述技术问题，本实用新型提出一种超高频rfid芯片blf时钟的实现装置，使用本方法的有益效果是，避免使用硬件除法器的同时，产生出的时钟频率满足协议规定的blf误差范围。

本实用新型提出的一种超高频rfid芯片blf时钟的实现装置，包括以下电路：dr寄存器，trcal计数器，移位加法运算器，tpri计数器和clkblf产生电路。

所述dr寄存器，其特征在于，所述dr寄存器的输出信号连接至移位加法运算器。dr参数一旦记录，将一直保持，直至接收到新的query命令。所述dr寄存器的作用是当读卡器发送query命令时，记录其dr参数的值，为计算blf做准备。根据epcclass1gen2协议，dr的1和0分别代表blf计算时64/3或8两个取值。

所述trcal计数器，其特征在于，trcal计数器的输出信号，连接至移位加法运算器。当读卡器发送query命令时，记录其trcal的长度，当trcal结束时，trcal计数器停止计数并保留之前的计数值，直至接收到新的query命令。

所述移位加法运算器，其特征在于，移位加法运算器的输入分别连接至dr寄存器的输出信号和trcal计数器的输出信号，所述移位加法运算器的输出信号连接至tpri计数器。可以根据dr寄存器和trcal计数器的输出信号进行移位运算和加法运算，算出tpri计数器需要计数的目标值。

所述tpri计数器，其特征在于，tpri计数器的输入连接移位加法运算器的输出信号，所述tpri计数器的的输出信号，连接至clkblf产生电路。所述tpri计数器可以根据移位加法运算器的输出信号进行计数操作，移位加法运算器的输出信号为计数的目标值，每当计数达到目标值后，计数清0重新开始计数，并产生输出信号。

所述clkblf产生电路，其特征在于，clkblf产生电路的输入连接tpri计数器的输出信号，clkblf产生电路的输出即为满足blf频率要求的clkblf。

附图说明

图1为本实用新型提出的一种超高频rfid芯片blf时钟的实现装置的结构图。

具体实施方式

以下根据附图，具体说明本装置的较佳实施例。

如图1所示，一种超高频rfid芯片blf时钟的实现装置，包括以下电路：dr寄存器，trcal计数器，移位加法运算器，tpri计数器和clkblf产生电路。

所述dr寄存器，其特征在于，所述dr寄存器的输出信号连接至移位加法运算器。dr参数一旦记录，将一直保持，直至接收到新的query命令。所述dr寄存器的作用是当读卡器发送query命令时，记录其dr参数的值，为计算blf做准备。根据epcclass1gen2协议，dr的1和0分别代表blf计算时64/3或8两个取值。

所述trcal计数器，其特征在于，trcal计数器的输出信号，连接至移位加法运算器。当读卡器发送query命令时，记录其trcal的长度，当trcal结束时，trcal计数器停止计数并保留之前的计数值，直至接收到新的query命令。

所述移位加法运算器，其特征在于，移位加法运算器的输入分别连接至dr寄存器的输出信号和trcal计数器的输出信号，所述移位加法运算器的输出信号连接至tpri计数器。可以根据dr寄存器和trcal计数器的输出信号进行移位运算和加法运算，算出tpri计数器需要计数的目标值。

所述tpri计数器，其特征在于，tpri计数器的输入连接移位加法运算器的输出信号，所述tpri计数器的的输出信号，连接至clkblf产生电路。所述tpri计数器可以根据移位加法运算器的输出信号进行计数操作，移位加法运算器的输出信号为计数的目标值，每当计数达到目标值后，计数清0重新开始计数，并产生输出信号。

所述clkblf产生电路，其特征在于，clkblf产生电路的输入连接tpri计数器的输出信号，clkblf产生电路的输出即为满足blf频率要求的clkblf。

使用本装置的有益效果是，避免使用硬件除法器的同时，产生出的时钟频率满足协议规定的blf误差范围。有效的解决了epcclass1gen2协议中关于blf计算的难点，节省了硬件资源，有利于芯片降低成本和控制功耗。

尽管本实用新型的内容已经通过上述优选实施例作了详细介绍，在本领域技术人员阅读了上述内容后，对于本实用新型的多种修改和替代都将是显而易见的。以上的描述和附图仅仅是实施本实用新型的范例，但应当认识到上述的描述不应被认为是对本实用新型的限制。

技术特征：

1.一种超高频rfid芯片blf时钟的实现装置，其特征在于，包含：dr寄存器，trcal计数器，移位加法运算器，tpri计数器和clkblf产生电路；所述dr寄存器连接移位加法运算器，其输出信号为寄存的dr参数的值；所述trcal计数器连接移位加法运算器，其输出信号为记录的trcal的长度；所述移位加法运算器的输入连接dr寄存器的输出信号和trcal计数器的输出信号，所述移位加法运算器输出连接tpri计数器；所述tpri计数器的输入连接移位加法运算器的输出信号，其输出连接clkblf产生电路；所述clkblf产生电路的输入连接tpri计数器的输出信号，其输出即为符合blf频率的clkblf。

技术总结
本实用新型提出一种超高频RFID芯片BLF时钟的实现装置，其特征在于包括以下电路：DR寄存器，TRCAL计数器，移位加法运算器，Tpri计数器和CLKBLF产生电路。使用本装置产生的时钟即为满足协议规定的反向链路频率的时钟，可以作为RFID芯片返回数据使用的时钟。使用本装置有效的解决了EPC Class1 Gen2协议中关于BLF计算的难点，可以避免使用硬件除法器，有利于降低成本和控制功耗。

技术研发人员：武鹏;张建伟
受保护的技术使用者：上海明矽微电子有限公司
技术研发日：2020.09.25
技术公布日：2021.03.16