复杂通信设备控制方法、装置、设备及存储介质与流程

1.本发明涉及通信技术领域，尤其涉及一种复杂通信设备控制方法、装置、设备及存储介质。


背景技术：

2.第五代移动通信技术(5th generation mobile network，5g)技术的演进和不断成熟，对通信承载网络以及基站提出了更高的技术要求，高达100g级别甚至更高带宽的需求，针对同应用场景的超低延时需求，100us级别的同步需求，甚至100ns级别的基站定位需求，以及层次化切片、灵活调度、多级承载等需求，这些新的需求对通信承载设备以及基站设备设计提出可更高的挑战。
3.在传统的系统控制流程一般采用采用串行启动和配置方式，确切的说是cpu，即中央处理器(central processing unit，cpu)成功加载之后，再去管理系统时钟、复位系统进行外设高速串行计算机扩展总线标准(peripheral component interconnect express，pcie)设备扫描等，完成系统控制流程的实现；特别是x86(一种微处理器执行的计算机语言指令集)架构高性能处理器在通信设备之中的应用、高端亿万门级别现场可编程逻辑门阵列(field programmable gate array，fpga)的应用、以及400g光模块的应用等，增加了系统的复杂程度，传统的通信设备系统控制流程直接应用到5g通信设备上，会带来启动缓慢、pcie扫描不到设备、以及系统会出现不稳定等问题，极大的影响到用户体验。


技术实现要素：

4.本发明的主要目的在于提供一种复杂通信设备控制方法、装置、设备及存储介质，旨在解决现有技术中传统通信设备系统控制流程应用到5g通信设备上存在的启动缓慢、pcie扫描不到设备及系统不稳定等影响用户体验的技术问题。
5.第一方面，本发明提供一种复杂通信设备控制方法，所述复杂通信设备控制方法包括以下步骤：
6.在多种通信设备的上电过程中，通过可编程逻辑器件对待使用时钟芯片进行配置；
7.获得配置后的待使用时钟芯片的时钟状态，在所述时钟状态为时钟锁定时，判断业务单盘电源状态和业务单盘时钟状态是否正确；
8.在所述业务单盘电源状态和所述业务单盘时钟状态正确时，根据上电复位使能信号释放cpu主控芯片，以使所述cpu主控芯片对多种通信设备的业务进行管理控制。
9.可选地，所述在多种通信设备的上电过程中，通过可编程逻辑器件对待使用时钟芯片进行配置，包括：
10.在多种通信设备的上电过程中，通过cpu子卡的子卡可编程逻辑器件和业务单板的业务可编程逻辑器件对待使用时钟芯片进行配置。
11.可选地，所述在多种通信设备的上电过程中，通过cpu子卡的可编程逻辑器件和业
务单板的可编程逻辑器件对待使用时钟芯片进行配置，包括：
12.在多种通信设备的上电过程中，获取cpu子卡的子卡可编程逻辑器件和业务板卡的业务可编程逻辑器件的稳态时间；
13.获取所述稳态时间对应的rc值；
14.获取多种通信设备的上电输入电压，根据所述上电输入电压和所述rc值结合预设rc参数仿真曲线生成上电边沿参数，输出所述上电边沿参数至所述子卡可编程逻辑器件和所述业务可编程逻辑器件，以使所述子卡可编程逻辑器件和所述业务可编程逻辑器件根据所述上电边沿参数进行上电；
15.在所述子卡可编程逻辑器件和所述业务可编程逻辑器件进入稳定工作状态时，根据预设时钟配置逻辑对待使用时钟芯片进行配置。
16.可选地，所述在所述子卡可编程逻辑器件和所述业务可编程逻辑器件进入稳定工作状态时，根据预设时钟配置逻辑对待使用时钟芯片进行配置，包括：
17.在所述子卡可编程逻辑器件进入稳定工作状态时，根据预设时钟配置逻辑对待使用时钟芯片中的电源时钟进行配置；
18.在所述业务可编程逻辑器件进入稳定工作状态时，根据预设时钟配置逻辑对待使用时钟芯片中的业务时钟进行配置。
19.可选地，所述获得配置后的待使用时钟芯片的时钟状态，在所述时钟状态为时钟锁定时，判断业务单盘电源状态和业务单盘时钟状态是否正确，包括：
20.获得配置后的待使用时钟芯片的时钟状态；
21.在所述时钟状态为时钟锁定时，判断所述待使用时钟芯片的业务单盘电源状态和业务单盘时钟状态是否与预设状态匹配；
22.在所述业务单盘电源状态和所述业务单盘时钟状态与所述预设状态匹配时，判定所述业务单盘电源状态和所述业务单盘时钟状态正确。
23.可选地，所述在所述业务单盘电源状态和所述业务单盘时钟状态正确时，根据上电复位使能信号释放cpu主控芯片，以使所述cpu主控芯片对多种通信设备的业务进行管理控制，包括：
24.在所述业务单盘电源状态和所述业务单盘时钟状态正确时，判断是否触发上电复位使能信号；
25.在未触发上电复位使能信号时，隔离全局复位到所述业务单盘；
26.在触发了上电复位使能信号时，根据所述上电复位信号释放业务芯片并加载fpga芯片；
27.在所述fpga芯片加载完成时，复位释放cpu主控芯片，以使所述cpu主控芯片对多种通信设备的业务进行管理控制。
28.可选地，所述在所述fpga芯片加载完成时，复位释放cpu主控芯片，以使所述cpu主控芯片对多种通信设备的业务进行管理控制，包括：
29.在所述fpga芯片加载完成时，复位释放cpu主控芯片，以使所述cpu主控芯片同步接管时钟管理通道和上下电记录通道，对所述fpga芯片和业务芯片的总线进行扫描，并通过所述总线对多种通信设备的业务进行管理控制。
30.第二方面，为实现上述目的，本发明还提出一种复杂通信设备控制装置，所述复杂
通信设备控制装置包括：
31.配置模块，用于在多种通信设备的上电过程中，通过可编程逻辑器件对待使用时钟芯片进行配置；
32.判断模块，用于获得配置后的待使用时钟芯片的时钟状态，在所述时钟状态为时钟锁定时，判断业务单盘电源状态和业务单盘时钟状态是否正确；
33.控制模块，用于在所述业务单盘电源状态和所述业务单盘时钟状态正确时，根据上电复位使能信号释放cpu主控芯片，以使所述cpu主控芯片对多种通信设备的业务进行管理控制。
34.第三方面，为实现上述目的，本发明还提出一种复杂通信设备控制设备，所述复杂通信设备控制设备包括：存储器、处理器及存储在所述存储器上并可在所述处理器上运行的复杂通信设备控制程序，所述复杂通信设备控制程序配置为实现如权利要求上文所述的复杂通信设备控制方法的步骤。
35.第四方面，为实现上述目的，本发明还提出一种存储介质，所述存储介质上存储有复杂通信设备控制程序，所述复杂通信设备控制程序被处理器执行时实现如上文所述的复杂通信设备控制方法的步骤。
36.本发明提出的复杂通信设备控制方法，通过在多种通信设备的上电过程中，通过可编程逻辑器件对待使用时钟芯片进行配置；获得配置后的待使用时钟芯片的时钟状态，在所述时钟状态为时钟锁定时，判断业务单盘电源状态和业务单盘时钟状态是否正确；在所述业务单盘电源状态和所述业务单盘时钟状态正确时，根据上电复位使能信号释放cpu主控芯片，以使所述cpu主控芯片对多种通信设备的业务进行管理控制；能够实现复杂电路系统的协调启动，缩短了设备启动时间，同时能够解决复杂电路系统pcie链路扫描问题，使得设备侧提前进入稳定工作状态，节省了软件系统控制流程时间，降低了软件系统流程实现的复杂度，提高了复杂通信电路系统的稳定性，提升了用户体验。
附图说明
37.图1为本发明实施例方案涉及的硬件运行环境的设备结构示意图；
38.图2为本发明复杂通信设备控制方法第一实施例的流程示意图；
39.图3为本发明复杂通信设备控制方法第二实施例的流程示意图；
40.图4为本发明复杂通信设备控制方法中rc控制电路及时钟配置电路实现图；
41.图5为本发明复杂通信设备控制方法第三实施例的流程示意图；
42.图6为本发明复杂通信设备控制方法中rc参数仿真示意图；
43.图7为本发明复杂通信设备控制方法第四实施例的流程示意图；
44.图8为本发明复杂通信设备控制方法第五实施例的流程示意图；
45.图9为本发明复杂通信设备控制方法中上电记录电路实现及帧格式定义图；
46.图10为本发明复杂通信设备控制方法第六实施例的流程示意图；
47.图11为本发明复杂通信设备控制装置第一实施例的功能模块图。
48.本发明目的的实现、功能特点及优点将结合实施例，参照附图做进一步说明。
具体实施方式
49.应当理解，此处所描述的具体实施例仅仅用以解释本发明，并不用于限定本发明。
50.本发明实施例的解决方案主要是：通过在多种通信设备的上电过程中，通过可编程逻辑器件对待使用时钟芯片进行配置；获得配置后的待使用时钟芯片的时钟状态，在所述时钟状态为时钟锁定时，判断业务单盘电源状态和业务单盘时钟状态是否正确；在所述业务单盘电源状态和所述业务单盘时钟状态正确时，根据上电复位使能信号释放cpu主控芯片，以使所述cpu主控芯片对多种通信设备的业务进行管理控制；能够实现复杂电路系统的协调启动，缩短了设备启动时间，同时能够解决复杂电路系统pcie链路扫描问题，使得设备侧提前进入稳定工作状态，节省了软件系统控制流程时间，降低了软件系统流程实现的复杂度，提高了复杂通信电路系统的稳定性，提升了用户体验，解决了现有技术中传统通信设备系统控制流程应用到5g通信设备上存在的启动缓慢、pcie扫描不到设备及系统不稳定等影响用户体验的技术问题。
51.参照图1，图1为本发明实施例方案涉及的硬件运行环境的设备结构示意图。
52.如图1所示，该设备可以包括：处理器1001，例如cpu，通信总线1002、用户接口1003，网络接口1004，存储器1005。其中，通信总线1002用于实现这些组件之间的连接通信。用户接口1003可以包括显示屏(display)、输入单元比如键盘(keyboard)，可选用户接口1003还可以包括标准的有线接口、无线接口。网络接口1004可选的可以包括标准的有线接口、无线接口(如wi
‑
fi接口)。存储器1005可以是高速ram存储器，也可以是稳定的存储器(non
‑
volatile memory)，例如磁盘存储器。存储器1005可选的还可以是独立于前述处理器1001的存储装置。
53.本领域技术人员可以理解，图1中示出的设备结构并不构成对该设备的限定，可以包括比图示更多或更少的部件，或者组合某些部件，或者不同的部件布置。
54.如图1所示，作为一种存储介质的存储器1005中可以包括操作系统、网络通信模块、用户接口模块以及复杂通信设备控制程序。
55.本发明设备通过处理器1001调用存储器1005中存储的复杂通信设备控制程序，并执行以下操作：
56.在多种通信设备的上电过程中，通过可编程逻辑器件对待使用时钟芯片进行配置；
57.获得配置后的待使用时钟芯片的时钟状态，在所述时钟状态为时钟锁定时，判断业务单盘电源状态和业务单盘时钟状态是否正确；
58.在所述业务单盘电源状态和所述业务单盘时钟状态正确时，根据上电复位使能信号释放cpu主控芯片，以使所述cpu主控芯片对多种通信设备的业务进行管理控制。
59.进一步地，处理器1001可以调用存储器1005中存储的复杂通信设备控制程序，还执行以下操作：
60.在多种通信设备的上电过程中，通过cpu子卡的子卡可编程逻辑器件和业务单板的业务可编程逻辑器件对待使用时钟芯片进行配置。
61.进一步地，处理器1001可以调用存储器1005中存储的复杂通信设备控制程序，还执行以下操作：
62.在多种通信设备的上电过程中，获取cpu子卡的子卡可编程逻辑器件和业务板卡
的业务可编程逻辑器件的稳态时间；
63.获取所述稳态时间对应的rc值；
64.获取多种通信设备的上电输入电压，根据所述上电输入电压和所述rc值结合预设rc参数仿真曲线生成上电边沿参数，输出所述上电边沿参数至所述子卡可编程逻辑器件和所述业务可编程逻辑器件，以使所述子卡可编程逻辑器件和所述业务可编程逻辑器件根据所述上电边沿参数进行上电；
65.在所述子卡可编程逻辑器件和所述业务可编程逻辑器件进入稳定工作状态时，根据预设时钟配置逻辑对待使用时钟芯片进行配置。
66.进一步地，处理器1001可以调用存储器1005中存储的复杂通信设备控制程序，还执行以下操作：
67.在所述子卡可编程逻辑器件进入稳定工作状态时，根据预设时钟配置逻辑对待使用时钟芯片中的电源时钟进行配置；
68.在所述业务可编程逻辑器件进入稳定工作状态时，根据预设时钟配置逻辑对待使用时钟芯片中的业务时钟进行配置。
69.进一步地，处理器1001可以调用存储器1005中存储的复杂通信设备控制程序，还执行以下操作：
70.获得配置后的待使用时钟芯片的时钟状态；
71.在所述时钟状态为时钟锁定时，判断所述待使用时钟芯片的业务单盘电源状态和业务单盘时钟状态是否与预设状态匹配；
[0072][0073]
在所述业务单盘电源状态和所述业务单盘时钟状态与所述预设状态匹配时，判定所述业务单盘电源状态和所述业务单盘时钟状态正确。
[0074]
进一步地，处理器1001可以调用存储器1005中存储的复杂通信设备控制程序，还执行以下操作：
[0075]
在所述业务单盘电源状态和所述业务单盘时钟状态正确时，判断是否触发上电复位使能信号；
[0076]
在未触发上电复位使能信号时，隔离全局复位到所述业务单盘；
[0077]
在触发了上电复位使能信号时，根据所述上电复位信号释放业务芯片并加载fpga芯片；
[0078]
在所述fpga芯片加载完成时，复位释放cpu主控芯片，以使所述cpu主控芯片对多种通信设备的业务进行管理控制。
[0079]
进一步地，处理器1001可以调用存储器1005中存储的复杂通信设备控制程序，还执行以下操作：
[0080]
在所述fpga芯片加载完成时，复位释放cpu主控芯片，以使所述cpu主控芯片同步接管时钟管理通道和上下电记录通道，对所述fpga芯片和业务芯片的总线进行扫描，并通过所述总线对多种通信设备的业务进行管理控制。
[0081]
本实施例通过上述方案，通过在多种通信设备的上电过程中，通过可编程逻辑器件对待使用时钟芯片进行配置；获得配置后的待使用时钟芯片的时钟状态，在所述时钟状态为时钟锁定时，判断业务单盘电源状态和业务单盘时钟状态是否正确；在所述业务单盘
电源状态和所述业务单盘时钟状态正确时，根据上电复位使能信号释放cpu主控芯片，以使所述cpu主控芯片对多种通信设备的业务进行管理控制；能够实现复杂电路系统的协调启动，缩短了设备启动时间，同时能够解决复杂电路系统pcie链路扫描问题，使得设备侧提前进入稳定工作状态，节省了软件系统控制流程时间，降低了软件系统流程实现的复杂度，提高了复杂通信电路系统的稳定性，提升了用户体验。
[0082]
基于上述硬件结构，提出本发明复杂通信设备控制方法实施例。
[0083]
参照图2，图2为本发明复杂通信设备控制方法第一实施例的流程示意图。
[0084]
在第一实施例中，所述复杂通信设备控制方法包括以下步骤：
[0085]
步骤s10、在多种通信设备的上电过程中，通过可编程逻辑器件对待使用时钟芯片进行配置。
[0086]
需要说明的是，所述多种通信设备可以包括光传输网络(optical transport network，otn)，分组传输网络(packet transport network，ptn)，高端交换设备，5g基站等复杂通信系统对应的设备，当然也可以包括其他类型的复杂通信设备，本实施例对此不加以限制；在多种通信设备的上电过程中，可以通过可编程逻辑器件对待使用时钟芯片进行配置，所述可编程逻辑器件可以是复杂可编程逻辑器件(complex programming logic device，cpld)对待使用时钟芯片进行配置，cpld能够主动进行时钟芯片的配置，能够实现一次上电就能扫描pcie设备的目的，同时相比传统方法缩短了启动时间，当然所述可编程逻辑器件也可以是现场可编程逻辑门阵列(field programmable gate array，fpga)或者可编程的处理器等可编程逻辑器件或芯片，本实施例对此不加以限制；所述待使用时钟芯片为需要使用的时钟芯片。
[0087]
步骤s20、获得配置后的待使用时钟芯片的时钟状态，在所述时钟状态为时钟锁定时，判断业务单盘电源状态和业务单盘时钟状态是否正确。
[0088]
需要说明的是，配置后的时钟芯片会有对应的时钟状态，而在所述时钟状态为时钟锁定时，可以进一步判断业务单盘电源状态和业务单盘时钟状态是否正确，即是否符合后续设备控制的条件需求，所述业务单盘电源状态为业务单盘的当前电源状态，所述业务单盘时钟状态为业务单盘的当前时钟状态，本实施例中复杂通信设备控制主要由主控cpu子板和业务单盘实现，通常由cpu子板和业务单盘同步控制通信设备系统。
[0089]
步骤s30、在所述业务单盘电源状态和所述业务单盘时钟状态正确时，根据上电复位使能信号释放cpu主控芯片，以使所述cpu主控芯片对多种通信设备的业务进行管理控制。
[0090]
需要说明的是，在所述业务单盘电源状态和所述业务单盘时钟状态正确时，可以根据上电复位使能信号释放cpu主控芯片，所述上电复位使能信号为上电触发的复位使能信号，通过所述上电复位使能信号能够释放cpu主控芯片，从而在cpu主控芯片进入正常工作模式，对多种通信设备的业务进行管理控制。
[0091]
本实施例通过上述方案，通过在多种通信设备的上电过程中，通过可编程逻辑器件对待使用时钟芯片进行配置；获得配置后的待使用时钟芯片的时钟状态，在所述时钟状态为时钟锁定时，判断业务单盘电源状态和业务单盘时钟状态是否正确；在所述业务单盘电源状态和所述业务单盘时钟状态正确时，根据上电复位使能信号释放cpu主控芯片，以使所述cpu主控芯片对多种通信设备的业务进行管理控制；能够实现复杂电路系统的协调启
动，缩短了设备启动时间，同时能够解决复杂电路系统pcie链路扫描问题，使得设备侧提前进入稳定工作状态，节省了软件系统控制流程时间，降低了软件系统流程实现的复杂度，提高了复杂通信电路系统的稳定性，提升了用户体验。
[0092]
进一步地，图3为本发明复杂通信设备控制方法第二实施例的流程示意图，如图3所示，基于第一实施例提出本发明复杂通信设备控制方法第二实施例，在本实施例中，所述步骤s10具体包括以下步骤：
[0093]
步骤s11、在多种通信设备的上电过程中，通过cpu子卡的子卡可编程逻辑器件和业务单板的业务可编程逻辑器件对待使用时钟芯片进行配置。
[0094]
需要说明的是，cpu子卡对应有子卡可编程逻辑器件，业务单盘对应有业务可编程逻辑器件，两者可以同步进行待使用时钟芯片的配置，即采用分布式时钟配置方式完成对时钟芯片的配置，一般的会通过预先设置好的配置逻辑对待使用时钟芯片进行配置，配置逻辑可以由硬件描述语言实现，依据时钟芯片配置流程和实际时钟频点对应的寄存器值编写。
[0095]
在具体实现中，参见图4，图4为本发明复杂通信设备控制方法中rc控制电路及时钟配置电路实现图；如图4所示，1为参考基准电压，2为rc电路电阻部分，3为rc电路电容部分，4为比较器，5为cpld器件，6为需要配置的时钟芯片，7为主控cpu，8为触发信号下拉电阻；1主要实现比较器输入参考基准，一般由电源基准芯片实现；2和3实现rc电路功能，通过调整rc值获得不同vcc条件下的延时时间参数；比较器4通过设置的基准和rc值比较，输出上电边沿参数给cpld，cpld从而获得自身以及第一次上电状态，这个稳定的状态是由rc电路和cpld自身需要的稳态时间保证的。
[0096]
本实施例通过上述方案，通过在多种通信设备的上电过程中，通过cpu子卡的子卡可编程逻辑器件和业务单板的业务可编程逻辑器件对待使用时钟芯片进行配置；能够实现复杂电路系统的协调启动，缩短了设备启动时间，同时能够解决复杂电路系统pcie链路扫描问题，使得设备侧提前进入稳定工作状态，节省了软件系统控制流程时间，降低了软件系统流程实现的复杂度。
[0097]
进一步地，图5为本发明复杂通信设备控制方法第三实施例的流程示意图，如图5所示，基于第二实施例提出本发明复杂通信设备控制方法第三实施例，在本实施例中，所述步骤s11具体包括以下步骤：
[0098]
步骤s111、在多种通信设备的上电过程中，获取cpu子卡的子卡可编程逻辑器件和业务板卡的业务可编程逻辑器件的稳态时间。
[0099]
需要说明的是，所述稳态时间为可编程逻辑器件从上电到稳态的时间，而所述cpu子卡的子卡可编程逻辑器件的稳态时间可能与所述业务板卡的业务可编程逻辑器件的稳态时间不同，一般可以参考可编程逻辑器件手册获得，不同厂家的可编程逻辑器件上电到稳态的时间不同。
[0100]
步骤s112、获取所述稳态时间对应的rc值。
[0101]
可以理解的是，在确定了稳态时间后，所述rc值可以是通过查找预设数据库中不同电阻和电容对应不同稳态时间的电阻电容值，即rc值，也可以是根据预先训练的曲线获取对应稳态时间的曲线，从而获得对应的rc值，还可以是预先设置的不同稳态时间对应不同rc值的映射关系确定rc值，本实施例对此不加以限制。
[0102]
步骤s113、获取多种通信设备的上电输入电压，根据所述上电输入电压和所述rc值结合预设rc参数仿真曲线生成上电边沿参数，输出所述上电边沿参数至所述子卡可编程逻辑器件和所述业务可编程逻辑器件，以使所述子卡可编程逻辑器件和所述业务可编程逻辑器件根据所述上电边沿参数进行上电。
[0103]
需要说明的是，所述上电输入电压为多种通信设备中各通信设备上电所需的电压值，所述预设rc参数仿真曲线为预先通过大量数据训练获得的不同电压对应不同延时时间参数的映射曲线图，通过所述预设rc参数仿真曲线能够获得所述上电输入电压与所述rc值比较确定的上电边沿参数。
[0104]
可以理解的是，将所述rc值对应的rc电压和所述上电输入电压比较后，可以确定较大的电压作为信号输出电压，此时根据信号输出电压和预设rc产生仿真曲线能够确定对应输出电压的延时时间参数，根据延时时间参数和所述输出电压的比值能够确定上电边沿参数，进而可以输出所述上电边沿参数至所述子卡可编程逻辑器件和所述业务可编程逻辑器件，一般是根据所述上电边沿参数生成对应的高脉冲、电平或其他上升沿信号，进而将这些信号发送至所述子卡可编程逻辑器件和所述业务可编程逻辑器件，以使所述子卡可编程逻辑器件和所述业务可编程逻辑器件根据所述上电边沿参数进行上电，进入上电状态。
[0105]
在具体实现中，如图6所示，图6为本发明复杂通信设备控制方法中rc参数仿真示意图，参照图6，x轴为延时时间参数，y轴为信号输出电压和预设rc产生仿真曲线能够确定的输出电压，根据延时时间参数和所述输出电压的比值能够确定上电边沿参数，rc参数的设置和计算需要同步考虑cpld上电到稳态的时间，一般参考cpld手册可以获得，不同厂家的cpld上电到稳态一般在10ms之内。
[0106]
步骤s114、在所述子卡可编程逻辑器件和所述业务可编程逻辑器件进入稳定工作状态时，根据预设时钟配置逻辑对待使用时钟芯片进行配置。
[0107]
可以理解的是，所述预设时钟配置逻辑为预先设置的时钟芯片配置逻辑，在所述子卡可编程逻辑器件和所述业务可编程逻辑器件进入稳定工作状态时，即可编程逻辑器件上电运行并进入稳定状态后，通过所述预设时钟配置逻辑可以对待使用时钟芯片进行时钟配置，所述预设时钟配置逻辑可以由硬件描述语言实现，依据时钟芯片配置流程和实际时钟频点对应的寄存器值编写。
[0108]
进一步的，所述步骤s114包括以下步骤：
[0109]
在所述子卡可编程逻辑器件进入稳定工作状态时，根据预设时钟配置逻辑对待使用时钟芯片中的电源时钟进行配置；
[0110]
在所述业务可编程逻辑器件进入稳定工作状态时，根据预设时钟配置逻辑对待使用时钟芯片中的业务时钟进行配置。
[0111]
应当理解的是，在所述子卡可编程逻辑器件进入稳定工作状态时，可以根据预设时钟配置逻辑对待使用时钟芯片中的电源时钟进行配置，即完成对cpu子板时钟的配置，在所述业务可编程逻辑器件进入稳定工作状态时，根据预设时钟配置逻辑对待使用时钟芯片中的业务时钟进行配置，即完成对业务单盘时钟的配置。
[0112]
本实施例通过上述方案，通过在多种通信设备的上电过程中，获取cpu子卡的子卡可编程逻辑器件和业务板卡的业务可编程逻辑器件的稳态时间；获取所述稳态时间对应的rc值；获取多种通信设备的上电输入电压，根据所述上电输入电压和所述rc值结合预设rc
参数仿真曲线生成上电边沿参数，输出所述上电边沿参数至所述子卡可编程逻辑器件和所述业务可编程逻辑器件，以使所述子卡可编程逻辑器件和所述业务可编程逻辑器件根据所述上电边沿参数进行上电；在所述子卡可编程逻辑器件和所述业务可编程逻辑器件进入稳定工作状态时，根据预设时钟配置逻辑对待使用时钟芯片进行配置；能够实现复杂电路系统的协调启动，缩短了设备启动时间，同时能够解决复杂电路系统pcie链路扫描问题，使得设备侧提前进入稳定工作状态，节省了软件系统控制流程时间，降低了软件系统流程实现的复杂度。
[0113]
进一步地，图7为本发明复杂通信设备控制方法第四实施例的流程示意图，如图7所示，基于第一实施例提出本发明复杂通信设备控制方法第四实施例，在本实施例中，所述步骤s20具体包括以下步骤：
[0114]
步骤s21、获得配置后的待使用时钟芯片的时钟状态。
[0115]
需要说明的是，配置后的时钟芯片会有对应的时钟状态，cpu子卡的电源时钟完成配置后会有对应的时钟状态，业务单盘的业务时钟完成配置后会有对应的时钟状态。
[0116]
步骤s22、在所述时钟状态为时钟锁定时，判断所述待使用时钟芯片的业务单盘电源状态和业务单盘时钟状态是否与预设状态匹配。
[0117]
可以理解的是，所述预设状态为预先设置的业务单盘电源状态和业务单盘时钟状态，在所述时钟状态为时钟锁定时，可以进一步判断所述待使用时钟芯片的业务单盘电源状态和业务单盘时钟状态是否与预设状态匹配，进而做后续处理。
[0118]
步骤s23、在所述业务单盘电源状态和所述业务单盘时钟状态与所述预设状态匹配时，判定所述业务单盘电源状态和所述业务单盘时钟状态正确。
[0119]
应当理解的是，在所述业务单盘电源状态和所述业务单盘时钟状态与所述预设状态匹配时，即判定所述业务单盘电源状态和所述业务单盘时钟状态正确，反之，则不正确；在判定所述业务单盘电源状态和所述业务单盘时钟状态正确之后，一般会有一定的延时，延时的时间可以根据实际情况进行设定，本实施例对此不加以限制；在所述业务单盘电源状态和所述业务单盘时钟状态与所述预设状态不匹配时，一般会进行等待。
[0120]
本实施例通过上述方案，通过获得配置后的待使用时钟芯片的时钟状态；在所述时钟状态为时钟锁定时，判断所述待使用时钟芯片的业务单盘电源状态和业务单盘时钟状态是否与预设状态匹配；在所述业务单盘电源状态和所述业务单盘时钟状态与所述预设状态匹配时，判定所述业务单盘电源状态和所述业务单盘时钟状态正确，能够使得设备侧提前进入稳定工作状态，节省了软件系统控制流程时间，降低了软件系统流程实现的复杂度，提高了复杂通信电路系统的稳定性，提升了用户体验。
[0121]
进一步地，图8为本发明复杂通信设备控制方法第五实施例的流程示意图，如图8所示，基于第一实施例提出本发明复杂通信设备控制方法第五实施例，在本实施例中，所述步骤s30具体包括以下步骤：
[0122]
步骤s31、在所述业务单盘电源状态和所述业务单盘时钟状态正确时，判断是否触发上电复位使能信号。
[0123]
可以理解的是，在所述业务单盘电源状态和所述业务单盘时钟状态正确时，可以进一步判断是否触发上电复位使能信号，为是否释放cpu主芯片做进一步的判断。
[0124]
在具体实现中，cpu子板上电后就会触发上电记录电路，从而记录下上电次数到非
易失性存储器存储，同时可以检测是否触发了上电复位使能信号，为设备诊断以及工程问题排查等提供一种依据，有利于问题的排查，间接提升产品的竞争力。
[0125]
在具体实现中，参照图9，图9为本发明复杂通信设备控制方法中上电记录电路实现及帧格式定义图，如图9所示，1为参考电压基准，2为rc电路电阻部分，3为rc电路电容部分，4为比较器，5为cpld器件，6为上下电存储非易失存储器件，7为主控cpu，8为触发信号下拉电阻，9为触发时序示意图，10为上下电记录帧格式定义示意图；实现对上电次数的记录，cpu子板获得稳定的rc上电状态之后，通过图9自定义帧格式，并且可以通过cpld判断有信上升沿触发读指令帧，读地址0和1的值，比较相等后，读出的数据+1，写回地址0和1，比较不相等时，再次触发读指令帧，读地址0和1的值，在写回地址0和1之后结束，以实现对上电次数的记录。
[0126]
步骤s32、在未触发上电复位使能信号时，隔离全局复位到所述业务单盘。
[0127]
需要说明的是，在未触发上电复位使能信号时，则隔离全局复位到所述业务单盘，即此时业务单盘的复位只能通过cpu控制可编程逻辑器件寄存器主动进行操作。
[0128]
步骤s33、在触发了上电复位使能信号时，根据所述上电复位信号释放业务芯片并加载fpga芯片。
[0129]
可以理解的是，在触发了上电复位使能信号时，会释放业务芯片，并加载fpga，同时会释放其他外设芯片，此时可以等待fpga加载，通过控制流图(control flow graph，cfg)可以检测到fpga的加载情况。
[0130]
步骤s34、在所述fpga芯片加载完成时，复位释放cpu主控芯片，以使所述cpu主控芯片对多种通信设备的业务进行管理控制。
[0131]
应当理解的是，在所述fpga芯片加载完成时，可编程逻辑器件获得控制流图完成状态，会复位释放cpu主控芯片，cpu主控芯片开始加载，并逐步进入正常工作模式，对多种通信设备的业务进行管理控制。
[0132]
本实施例通过上述方案，通过在所述业务单盘电源状态和所述业务单盘时钟状态正确时，判断是否触发上电复位使能信号；在未触发上电复位使能信号时，隔离全局复位到所述业务单盘；在触发了上电复位使能信号时，根据所述上电复位信号释放业务芯片并加载fpga芯片；在所述fpga芯片加载完成时，复位释放cpu主控芯片，以使所述cpu主控芯片对多种通信设备的业务进行管理控制，能够使得设备侧提前进入稳定工作状态，节省了软件系统控制流程时间，提供稳定的时钟功能，提高了复杂通信电路系统的稳定性，提升了用户体验。
[0133]
进一步地，图10为本发明复杂通信设备控制方法第六实施例的流程示意图，如图10所示，基于第五实施例提出本发明复杂通信设备控制方法第六实施例，在本实施例中，所述步骤s34具体包括以下步骤：
[0134]
步骤s341、在所述fpga芯片加载完成时，复位释放cpu主控芯片，以使所述cpu主控芯片同步接管时钟管理通道和上下电记录通道，对所述fpga芯片和业务芯片的总线进行扫描，并通过所述总线对多种通信设备的业务进行管理控制。
[0135]
需要说明的是，在所述fpga芯片加载完成时，会复位释放cpu主控芯片，cpu主控芯片在进入正常工作模式后，此时，所有外设芯片的电源和时钟等已经进入稳定状态，cpu主控芯片会同步接管时钟管理通道，以及接管上下电记录通道，同时实现对fpga以及业务芯
片的总线扫描等，并通过总线接口实现对业务芯片的管理配置等，优选地，可以对所述fpga芯片和业务芯片的pcie总线进行扫描，并通过所述pcie总线对多种通信设备的业务进行管理控制，当然也可以是工业标准体系结构(industry standard architecture，isa)总线，还可以是扩展工业标准结构(extended industry standard architecture，eisa)总线，当然也可以是其他总线，本实施例对此不加以限制；从而实现对多种通信设备的业务进行管理控制。
[0136]
本实施例通过上述方案，通过在所述fpga芯片加载完成时，复位释放cpu主控芯片，以使所述cpu主控芯片同步接管时钟管理通道和上下电记录通道，对所述fpga芯片和业务芯片的总线进行扫描，并通过所述总线对多种通信设备的业务进行管理控制；实现了设备侧提前进入稳定工作状态，节省了软件系统控制流程时间，降低了软件系统流程实现的复杂度，提升了系统的稳定性。
[0137]
相应地，本发明进一步提供一种复杂通信设备控制装置。
[0138]
参照图11，图11为本发明复杂通信设备控制装置第一实施例的功能模块图。
[0139]
本发明复杂通信设备控制装置第一实施例中，该复杂通信设备控制装置包括：
[0140]
配置模块10，用于在多种通信设备的上电过程中，通过可编程逻辑器件对待使用时钟芯片进行配置。
[0141]
判断模块20，用于获得配置后的待使用时钟芯片的时钟状态，在所述时钟状态为时钟锁定时，判断业务单盘电源状态和业务单盘时钟状态是否正确。
[0142]
控制模块30，用于在所述业务单盘电源状态和所述业务单盘时钟状态正确时，根据上电复位使能信号释放cpu主控芯片，以使所述cpu主控芯片对多种通信设备的业务进行管理控制。
[0143]
进一步的，所述配置模块10，还用于在多种通信设备的上电过程中，通过cpu子卡的子卡可编程逻辑器件和业务单板的业务可编程逻辑器件对待使用时钟芯片进行配置。
[0144]
所述配置模块10，还用于在多种通信设备的上电过程中，获取cpu子卡的子卡可编程逻辑器件和业务板卡的业务可编程逻辑器件的稳态时间；获取所述稳态时间对应的rc值；获取多种通信设备的上电输入电压，根据所述上电输入电压和所述rc值结合预设rc参数仿真曲线生成上电边沿参数，输出所述上电边沿参数至所述子卡可编程逻辑器件和所述业务可编程逻辑器件，以使所述子卡可编程逻辑器件和所述业务可编程逻辑器件根据所述上电边沿参数进行上电；在所述子卡可编程逻辑器件和所述业务可编程逻辑器件进入稳定工作状态时，根据预设时钟配置逻辑对待使用时钟芯片进行配置。
[0145]
所述配置模块10，还用于在所述子卡可编程逻辑器件进入稳定工作状态时，根据预设时钟配置逻辑对待使用时钟芯片中的电源时钟进行配置；在所述业务可编程逻辑器件进入稳定工作状态时，根据预设时钟配置逻辑对待使用时钟芯片中的业务时钟进行配置。
[0146]
所述判断模块20，还用于获得配置后的待使用时钟芯片的时钟状态；在所述时钟状态为时钟锁定时，判断所述待使用时钟芯片的业务单盘电源状态和业务单盘时钟状态是否与预设状态匹配；在所述业务单盘电源状态和所述业务单盘时钟状态与所述预设状态匹配时，判定所述业务单盘电源状态和所述业务单盘时钟状态正确。
[0147]
所述控制模块30，还用于在所述业务单盘电源状态和所述业务单盘时钟状态正确时，判断是否触发上电复位使能信号；在未触发上电复位使能信号时，隔离全局复位到所述
业务单盘；在触发了上电复位使能信号时，根据所述上电复位信号释放业务芯片并加载fpga芯片；在所述fpga芯片加载完成时，复位释放cpu主控芯片，以使所述cpu主控芯片对多种通信设备的业务进行管理控制。
[0148]
所述控制模块30，还用于在所述fpga芯片加载完成时，复位释放cpu主控芯片，以使所述cpu主控芯片同步接管时钟管理通道和上下电记录通道，对所述fpga芯片和业务芯片的总线进行扫描，并通过所述总线对多种通信设备的业务进行管理控制。
[0149]
其中，复杂通信设备控制装置的各个功能模块实现的步骤可参照本发明复杂通信设备控制方法的各个实施例，此处不再赘述。
[0150]
此外，本发明实施例还提出一种存储介质，所述存储介质上存储有复杂通信设备控制程序，所述复杂通信设备控制程序被处理器执行时实现如下操作：
[0151]
在多种通信设备的上电过程中，通过可编程逻辑器件对待使用时钟芯片进行配置；
[0152]
获得配置后的待使用时钟芯片的时钟状态，在所述时钟状态为时钟锁定时，判断业务单盘电源状态和业务单盘时钟状态是否正确；
[0153]
在所述业务单盘电源状态和所述业务单盘时钟状态正确时，根据上电复位使能信号释放cpu主控芯片，以使所述cpu主控芯片对多种通信设备的业务进行管理控制。
[0154]
进一步地，所述复杂通信设备控制程序被处理器执行时还实现如下操作：
[0155]
在多种通信设备的上电过程中，通过cpu子卡的子卡可编程逻辑器件和业务单板的业务可编程逻辑器件对待使用时钟芯片进行配置。
[0156]
进一步地，所述复杂通信设备控制程序被处理器执行时还实现如下操作：
[0157]
在多种通信设备的上电过程中，获取cpu子卡的子卡可编程逻辑器件和业务板卡的业务可编程逻辑器件的稳态时间；
[0158]
获取所述稳态时间对应的rc值；
[0159]
获取多种通信设备的上电输入电压，根据所述上电输入电压和所述rc值结合预设rc参数仿真曲线生成上电边沿参数，输出所述上电边沿参数至所述子卡可编程逻辑器件和所述业务可编程逻辑器件，以使所述子卡可编程逻辑器件和所述业务可编程逻辑器件根据所述上电边沿参数进行上电；
[0160]
在所述子卡可编程逻辑器件和所述业务可编程逻辑器件进入稳定工作状态时，根据预设时钟配置逻辑对待使用时钟芯片进行配置。
[0161]
进一步地，所述复杂通信设备控制程序被处理器执行时还实现如下操作：
[0162]
在所述子卡可编程逻辑器件进入稳定工作状态时，根据预设时钟配置逻辑对待使用时钟芯片中的电源时钟进行配置；
[0163]
在所述业务可编程逻辑器件进入稳定工作状态时，根据预设时钟配置逻辑对待使用时钟芯片中的业务时钟进行配置。
[0164]
进一步地，所述复杂通信设备控制程序被处理器执行时还实现如下操作：
[0165]
获得配置后的待使用时钟芯片的时钟状态；
[0166]
在所述时钟状态为时钟锁定时，判断所述待使用时钟芯片的业务单盘电源状态和业务单盘时钟状态是否与预设状态匹配；
[0167]
在所述业务单盘电源状态和所述业务单盘时钟状态与所述预设状态匹配时，判定
所述业务单盘电源状态和所述业务单盘时钟状态正确。
[0168]
进一步地，所述复杂通信设备控制程序被处理器执行时还实现如下操作：
[0169]
在所述业务单盘电源状态和所述业务单盘时钟状态正确时，判断是否触发上电复位使能信号；
[0170]
在未触发上电复位使能信号时，隔离全局复位到所述业务单盘；
[0171]
在触发了上电复位使能信号时，根据所述上电复位信号释放业务芯片并加载fpga芯片；
[0172]
在所述fpga芯片加载完成时，复位释放cpu主控芯片，以使所述cpu主控芯片对多种通信设备的业务进行管理控制。
[0173]
进一步地，所述复杂通信设备控制程序被处理器执行时还实现如下操作：
[0174]
在所述fpga芯片加载完成时，复位释放cpu主控芯片，以使所述cpu主控芯片同步接管时钟管理通道和上下电记录通道，对所述fpga芯片和业务芯片的总线进行扫描，并通过所述总线对多种通信设备的业务进行管理控制。
[0175]
本实施例通过上述方案，通过在多种通信设备的上电过程中，通过可编程逻辑器件对待使用时钟芯片进行配置；获得配置后的待使用时钟芯片的时钟状态，在所述时钟状态为时钟锁定时，判断业务单盘电源状态和业务单盘时钟状态是否正确；在所述业务单盘电源状态和所述业务单盘时钟状态正确时，根据上电复位使能信号释放cpu主控芯片，以使所述cpu主控芯片对多种通信设备的业务进行管理控制；能够实现复杂电路系统的协调启动，缩短了设备启动时间，同时能够解决复杂电路系统pcie链路扫描问题，使得设备侧提前进入稳定工作状态，节省了软件系统控制流程时间，降低了软件系统流程实现的复杂度，提高了复杂通信电路系统的稳定性，提升了用户体验。
[0176]
需要说明的是，在本文中，术语“包括”、“包含”或者其任何其他变体意在涵盖非排他性的包含，从而使得包括一系列要素的过程、方法、物品或者系统不仅包括那些要素，而且还包括没有明确列出的其他要素，或者是还包括为这种过程、方法、物品或者系统所固有的要素。在没有更多限制的情况下，由语句“包括一个
……”
限定的要素，并不排除在包括该要素的过程、方法、物品或者系统中还存在另外的相同要素。
[0177]
上述本发明实施例序号仅仅为了描述，不代表实施例的优劣。
[0178]
以上仅为本发明的优选实施例，并非因此限制本发明的专利范围，凡是利用本发明说明书及附图内容所作的等效结构或等效流程变换，或直接或间接运用在其他相关的技术领域，均同理包括在本发明的专利保护范围内。