高可靠板级扇出型SiCMOSFET封装结构优化方法

本发明属于功率半导体模块封装及可靠性优化技术领域，具体涉及一种高可靠板级扇出型sicmosfet封装结构优化方法。

背景技术：

与si芯片相比，sic芯片可以用更小的体积实现更高耐压、更低损耗，给牵引变流系统和电力传输系统的研发设计带来更多便利。此外，sic芯片具有更低的输出电容和栅电荷。这种高开关速度，低开关损耗，高开关频率，可以提高电源模块的功率密度和效率。在较高的温度下，siigbt的开关损耗会显著增加，而sicmosfet的开关损耗随温度变化不大。然而，目前sicmosfet在高温应用中的广泛应用受到极大的限制。其中最重要的限制因素之一是其在高温/温变条件下的可靠性不确定性，因为功率半导体的寿命与其热分布密切相关。此外，随着温度量级的升高，长时间的热循环很容易加速焊丝剥离、焊料裂纹等磨损过程。因此，需要开发新的无引线等封装技术来推动电源模块的发展。而对于无引线封装的sicmosfet需要有方法对其结构进行优化。

技术实现要素：

本发明的目的是针对现有的嵌入式扇出型sicmosfet，提供一种基于蚁群神经网络算法的封装结构优化设计方法，该方法操作便捷，能够实现对sicmosfet的散热温度以及其rdl层的最大热应力进行优化。

为实现上述目的，本发明采用的具体技术方案具体如下。

本发明提供一种基于蚁群神经网络算法的sicmosfet封装结构优化方法，具体步骤如下：

步骤一：建立sicmosfet模块的三维模型，确定其基本结构与参数；sicmosfet模块上设置若干组散热通孔；sicmosfet模块包括阻焊层、重布线层rdl、固化预料层、基板和sic芯片；sicmosfet模块的最外层是阻焊层，阻焊层通过重布线层rdl和固化预料层连接，sic芯片分布在基板上，基板设置在两个固化预料层之间；

步骤二：根据建立好的模型，在基板上确定芯片分布的可行域，并计算其尺寸大小，同时得到蚁群神经网络算法的变量取值范围，确定蚁群神经网络算法的种群初始化参数；

步骤三：对于可行域内的芯片分布，进行实验设计，细分可行域，确定仿真次数与仿真顺序并确保实验设计的位置参数包含整个可行域且分布均匀细密；

步骤四：根据jedec标准确定温度循环仿真的环境参数与边界条件，再依据步骤三中的仿真顺序进行有限元仿真；

步骤五：构建芯片分布与散热温度和热应力的神经网络训练数据集，利用蚁群神经网络算法进行迭代得出最终使温度和应力达到最优的结果；其中，蚁群神经网络算法的具体过程如下：

（1）初始化算法的参数；

（2）随机产生蚂蚁初始位置，并计算其适应度函数值，将其设置为初始信息素，接着计算状态转移概率；

（3）进行蚁群的位置更新，具体步骤为：当状态转移概率小于转移概率常数时，进行局部搜索；反之，进行全局搜索，产生新的蚂蚁位置，并利用边界吸收方式进行边界条件处理，最后，将蚂蚁位置界定在取值范围内；

（4）利用神经网络算法预测新的蚂蚁位置的适应度值，从而判断蚂蚁是否移动，更新信息素；

（5）判断是否满足终止条件：若满足，则停止搜索，输出优化值；反之，继续迭代优化。

本发明中，步骤二中，可行域的约束条件为模块各封装层的约束，保证每层的结构间有一定的预留空间，不会出现接触和挤压的现象；可行域的具体约束包括模块通孔位置、芯片大小、rdl层限制和阻焊层限制。

本发明中，步骤四中，有限元仿真为散热仿真和基于jedec标准的温度循环仿真。

本发明中，步骤五中，蚁群神经网络优化算法中没有一个具体的适应度函数，其适应度值是由神经网络算法预测而得。

本发明中，步骤五中，神经网络算法为bp神经网络算法。优选的，bp神经网络隐含层的节点数设置为9，bp神经网络的最大迭代次数设置为1000，采用梯度下降法学习，bp神经网络所使用的代价函数为二次代价函数，代价函数如下：

其中；

由于自变量为2，则n取2，最后的代价函数如下：

其中。

本发明在散热仿真试验下，得到模块在稳态工作时的温度分布情况。在温度冲击仿真试验下，得到芯片分布对重布线层（rdl）热应力可靠性的影响。通过研究芯片的不同分布情况来进行有限元分析，构建芯片分布与散热温度和热应力的神经网络训练数据集。最后利用蚁群神经网络算法迭代得出最优解，从而找出散热与热应力最优情况下的芯片分布方式，以达到优化目的。本发明主要应用于功率模块封装可靠性优化场合，通过改善结构，降低sic芯片结温和热应力，提高模块的可靠性。和现有技术相比，本发明的有益效果在于：

采用构建蚁群算法的适应度函数进行优化的方案遇到较为复杂的封装模块，其适应度函数可能并不能明确地表示出来，如果要进行构建就需要大量的试验，同时对大量结果的拟合需要复杂的拟合步骤，最后的结果也不一定准确可靠，而本发明能进一步解决复杂模块的优化问题，即使是面对复杂的模块结构，只需有限加大试验量就可以轻松利用神经网络算法进行蚁群优化算法中的适应度函数计算工作，从而得到最优的结果。

附图说明

图1为本发明一种基于蚁群神经网络算法的嵌入式扇出型sicmosfet封装结构优化设计方法的流程图。

图2为本发明方法的模块模型图。

图3为本发明方法中模块模型的爆炸视图。

图4为本发明方法中步骤二中的可行域的示意图。

图5为本发明方法中的重布线层（rdl）示意图。

图6为本发明方法中的bp神经网络模型图。

图7为本发明方法中的蚁群神经网络算法的适应度值进化曲线图。

具体实施方式

下面将结合本发明中的附图，对本发明的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本发明一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有做出创造性劳动条件下所获得的所有其它实施例，都属于本发明保护的范围。

如图1所示为本发明的实施流程图。

首先建立sicmosfet模块的三维模型，如图2所示，确定其基本结构与参数；如图3所示：1和8为模块的阻焊层、2和7为模块的重布线层（rdl）、3和6为模块的固化预料层、4为bt层压板、5为sic芯片。其包括阻焊层1和阻焊层8，阻焊层1通过重布线层rdl2和固化预料层3连接，阻焊层8通过重布线层rdl7和固化预料层6连接，固化预料层3和固化预料层6之间设置bt层压板4，bt层压板4上设置左右两个sic芯片5。

如图4所示，根据建立好的模型，在基板上确定芯片分布的可行域，并计算其尺寸大小。其可行域的约束条件为模块各封装层的约束。保证每层的结构间有一定的预留空间，不会出现接触和挤压的现象。具体约束为：

1、模块通孔位置：如图4所示，模块上有三组为散热所准备的通孔（上、下侧通孔以及左侧通孔），两个芯片不能与这些通孔接触；

2、芯片大小：如图4所示，响应曲面法实验设计所需要决定的实验因子为右侧芯片的中心点在固化预料层中的坐标，由于芯片自身有大小，中心点坐标的变化需减少；

3、rdl层限制：如图5所示，rdl层是由几个大小不同的金属片构成，在考虑芯片分布的同时，不能让其接触挤压造成不必要的误差；

4、阻焊层限制：该模块的最外侧是阻焊层，芯片不能与之直接接触，要有所预留空间。

之后对于可行域内的芯片分布，进行实验设计，细分可行域，确定仿真次数与仿真顺序并确保实验设计的位置参数包含整个可行域且分布均匀细密。接着根据jedec标准确定温度循环仿真的环境参数与边界条件，再依据已得的仿真顺序进行有限元仿真。待所有的仿真完成后，对仿真结果进行分析，分析仿真的准确性。

最后构建芯片分布与温度和热应力响应的神经网络训练数据集，用蚁群神经网络算法迭代得出最终使温度和应力达到最优的结果。蚁群神经网络算法的具体仿真过程如下：

（1）初始化算法的参数，本实施例中的参数设置为：蚂蚁个数，最大迭代次数，信息素蒸发系数，转移概率常数，局部搜索步长。

（2）随机产生蚂蚁初始位置，并计算其适应度函数值，将其设置为初始信息素，接着计算状态转移概率。

（3）进行蚁群的位置更新，具体步骤为：当状态转移概率小于转移概率常数时，进行局部搜索；反之，进行全局搜索，产生新的蚂蚁位置，并利用边界吸收方式进行边界条件处理。最后，将蚂蚁位置界定在取值范围内。

（4）利用神经网络算法预测新的蚂蚁位置的适应度值，从而判断蚂蚁是否移动，更新信息素。神经网络算法的具体设置如下：

①在本实施例中采用的神经网络算法为bp神经网络。bp神经网络使用matlab软件实现，其训练网络的创建由matlab中自带的newff函数完成。

②在本实施例中bp神经网络隐含层的节点数设置为9；bp神经网络模型图如图6所示。

③在本实施例中bp神经网络的最大迭代次数设置为1000，超过1000次则停止学习。

④在本实施例中bp神经网络采用梯度下降法学习。训练速度取0.01。

⑤在本实施例中bp神经网络所使用的代价函数为二次代价函数。代价函数如下：

其中。

在本实施例中由于自变量为2，则n取2，最后的代价函数如下：

其中。

在本实施例中bp神经网络最小均方误差设置为0.00004。

（5）判断是否满足终止条件：若满足，则停止搜索，输出优化值；反之，继续迭代优化。

本实施例中，最终得出的蚁群迭代的适应度进化曲线如图7所示。该结果说明散热与热应力最优的结果为最高散热温度为180.40℃，最大热应力为24.728mpa。基于该结果，可得散热与热应力最优情况下的芯片分布方式为：右侧芯片横坐标为3.700mm，纵坐标为0mm，左侧芯片与之关于图4所示的芯片可行域中心成中心对称分布。

尽管已经示出和描述了本发明的实施例，对于本领域的普通技术人员而言，可以理解在不脱离本发明的原理和精神的情况下可以对这些实施例进行多种变化、修改、替换和变型，本发明的范围由所附权利要求及其等同物限定。