一种设备故障检测方法及设备与流程

1.本说明书涉及计算机领域，尤其涉及一种设备故障检测方法及设备。


背景技术：

2.设备上一般有很多电子器件(如内存、fpga芯片等)，各个电子器件通过设备上的总线进行通信，共同协作构成设备的各种功能。
3.当设备发生故障时，技术人员需要在总线上外接一个逻辑分析仪，获取总线上的数字信号，并通过总线传输协议解析获取的数字信号，进而分析各个微型电子器件的工作状态，确定设备发生故障的原因。
4.然而，现有的逻辑分析仪需要接到待检测设备的总线上后，才可进行故障分析，若待检测设备距离技术人员较远，技术人员还需携带逻辑分析仪到待检测设备所在的地方进行检测，给技术人员带来不便。


技术实现要素：

5.为克服上述设备故障检测不便的问题，本说明书提供了一种设备故障检测方法及设备。
6.本说明书提供了一种设备故障检测方法，所述方法应用于待检测设备，所述待检测设备包括总线、cpld、cpu以及至少一个其他电子器件；所述cpld与所述总线相连；所述cpu与每个其他电子器件通过所述总线进行数字信号交互；
7.所述方法包括：
8.所述cpld执行预先写入的处理逻辑，包括：当检测到所述总线上的数字信号满足触发条件时，将所述总线上的数字信号存储至所述cpld中的外部可读存储器，以使技术人员通过所述cpld的测试接口访问所述外部可读存储器，获取所述总线上的数字信号，并结合总线传输协议完成对所述cpu以及所述其他电子器件的故障检测。
9.本说明书还提供了一种待检测设备，所述设备包括总线、cpld、cpu以及至少一个其他电子器件；所述cpld与所述总线相连；所述cpu与每个其他电子器件通过所述总线进行数字信号交互；
10.所述cpld用于执行预先写入的处理逻辑，包括：当检测到所述总线上的数字信号满足触发条件时，将所述总线上的数字信号存储至所述cpld中的外部可读存储器，以使技术人员通过所述cpld的测试接口访问所述外部可读存储器，获取所述总线上的数字信号，并结合总线传输协议完成对所述cpu以及所述其他电子器件的故障检测。
11.本说明书实施例的技术方案，待检测设备cpld与总线相连，并预先将cpld需要执行的处理逻辑写入cpld，cpld根据写入的处理逻辑执行：当检测到总线上的数字信号满足技术人员预设的触发条件时，将总线的数字信号保存至cpld的外部可读存储器，以便技术人员可以通过检测接口访问cpld外部可读存储器，从而获取到总线上的数字信号，并结合总线传输协议，完成对cpu及其他电子器件的故障检测。
12.通过本说明书实施例的技术方案，由于cpld相对于逻辑分析仪更为实惠，因此可降低企业进行设备故障检测的成本。对于本身就有具有cpld的设备，只要cpld连接着总线，就可对设备进行故障检测，对于没有cpld的设备，在检测时为其添加cpld芯片即可，相较于逻辑分析仪更为便捷。
13.应当理解的是，以上的一般描述和后文的细节描述仅是示例性和解释性的，并不能限制本说明书。
附图说明
14.此处的附图被并入说明书中并构成本说明书的一部分，示出了符合本说明书的实施例，并与说明书一起用于解释本说明书的原理。
15.图1是本说明书示出的总线外接逻辑分析仪的连接示意图。
16.图2是本说明书示出的一种设备故障检测方法的流程示意图。
17.图3是本说明书示出的待检测设备的cpld与总线的连接示意图。
18.图4是本说明书示出的一种设备结构示意图。
具体实施方式
19.当设备发生故障时，一般情况下是设备上的某个电子器件存在问题，有可能是硬件上的问题，导致发出错误的数字信号，也有可能是器件上的逻辑有问题，使得每次执行得到错误(不符合预期)的结果。由于cpu与各个电子器件之间通过总线进行数字信号的交互，因此，当设备发生故障时，可通过获取总线上的数字信号，结合总线传输协议对数字信号进行解析，完成对各个电子器件部分故障的排查(即，可以通过总线上的数字信号进行分析的故障)。
20.一般情况下，技术人员是在设备的总线上外接逻辑分析仪，将总线上的数字信号都传送至逻辑分析仪，逻辑分析仪接收到总线上的数字信号后，依据自身的设置，对数字信号进行分析及显示相关信息。
21.如图1所示，以使能i2c(inter－integrated circuit)协议的总线为例，总线包括sda(serial data)信号线与scl(serial clock)信号线，cpu(也称之为主设备)与电子器件s1
‑
s2(也称之为从设备)之间通信是通过总线进行的，通信时会在总线上产生数字信号，因此，可将逻辑分析仪连接到总线上(分别于总线的sda信号线、scl信号线相连)，逻辑分析仪根据总线上的数字信号(包括sda信号线上的sda信号，scl信号线上的scl信号)，结合i2c协议，解析cpu与其他电子器件之间的通信内容，进而完成对cpu及其他电子器件的故障检测。
22.然而，使用逻辑分析仪进行设备故障检测的方式，需要将逻辑分析仪连接到总线上，这种外接逻辑分析仪进行设备故障检测的方式并不是很方便，一些设备的印制电路板(printed circuit board，pcb)板上可能都没有为逻辑分析仪设置连接点，需要在pcb板上飞线连接逻辑分析仪。若待检测设备距离较远，技术人员还需携带逻辑分析仪到待检测设备所在的现场，然后进行检测，这对技术人员带来了极大的不便。并且，逻辑分析仪造价昂贵，一些企业并不能配备足够的逻辑分析仪供技术人员使用。
23.在设备故障分析中，最重要的是总线上的数字信号，获取到数字信号后，才可进一步分析，而实际应用中，复杂可编程逻辑器件(complex programming logic device，cpld)
多用于不同接口之间的协议转换，使得使能不同协议的接口可以连接，且其可以根据是需要改变内部逻辑。基于此，本申请提出一种设备故障检测方法，待检测设备的cpld与总线相连，并预先将cpld需要执行的处理逻辑写入cpld，cpld根据写入的处理逻辑执行：当检测到总线上的数字信号满足技术人员预设的触发条件时，将总线的数字信号保存至cpld的外部可读存储器，以便技术人员可以通过检测接口访问cpld外部可读存储器，从而获取到总线上的数字信号，并结合总线传输协议，完成对cpu及其他电子器件的故障检测。
24.通过本说明一个或多个实施例，由于cpld相对于逻辑分析仪更为实惠，因此可降低企业进行设备故障检测的成本。对于本身就有具有cpld的设备，只要cpld连接着总线，就可对设备进行故障检测，对于没有cpld的设备，在检测时为其添加cpld芯片即可，如此，无须外接逻辑分析仪，即可在cpld中虚拟一个逻辑分析仪完成对设备的故障检测，相较于逻辑分析仪更为便捷。
25.这里将详细地对示例性实施例进行说明，其示例表示在附图中。下面的描述涉及附图时，除非另有表示，不同附图中的相同数字表示相同或相似的要素。以下示例性实施例中所描述的实施方式并不代表与本说明书相一致的所有实施方式。相反，它们仅是与如所附权利要求书中所详述的、本说明书的一些方面相一致的装置和方法的例子。
26.在本说明书使用的术语是仅仅出于描述特定实施例的目的，而非旨在限制本说明书。在本说明书和所附权利要求书中所使用的单数形式的“一种”、“所述”和“该”也旨在包括多数形式，除非上下文清楚地表示其他含义。还应当理解，本文中使用的术语“和/或”是指并包含一个或多个相关联的列出项目的任何或所有可能组合。
27.应当理解，尽管在本说明书可能采用术语第一、第二、第三等来描述各种信息，但这些信息不应限于这些术语。这些术语仅用来将同一类型的信息彼此区分开。例如，在不脱离本说明书范围的情况下，第一信息也可以被称为第二信息，类似地，第二信息也可以被称为第一信息。取决于语境，如在此所使用的词语“如果”可以被解释成为“在
……
时”或“当
……
时”或“响应于确定”。
28.接下来对本说明书实施例进行详细说明。
29.本说明书中的设备，指具有cpu、总线、其他电子器件的设备，如计算机、机框式设备、盒式设备等。
30.如图2所示，图2是本说明书根据一示例性实施例示出的设备故障检测方法的流程示意图，包括以下步骤：
31.步骤102、所述cpld执行预先写入的处理逻辑，包括：当检测到所述总线上的数字信号满足触发条件时，将所述总线上的数字信号存储至所述cpld中的外部可读存储器。
32.设备根据不同的应用场景使用不同的总线，总线之间的区别在于使能的协议不同，对应的信号线数量不同，如总线可以是使能i2c协议的总线，此时总线包括sda信号线和scl信号线；也可以是使能spi协议的总线，此时总线包括sclk(serial clock)信号线、mosi(master output,slave input)信号线、miso(master input,slave output)信号线、ss(slave select)信号线；还可以是uart总线，此时总线可包括rx信号线、tx信号线、gnd信号线；还有使能其他总线传输协议的总线，在此不一一列举。
33.触发条件根据总线使能的协议以及需要设置，以使能i2c协议的总线为例，总线包括scl信号线与sda信号线，总线在空闲状态时，scl信号线和sda信号线都保持着高电平，当
scl信号线为高电平而sda信号线由高到低的跳变，表示产生一个起始条件；当scl信号线为高而sda信号线由低到高的跳变，表示产生一个停止条件，为了获取完整的信号，因此可以设置触发条件为检测到起始信号，即，检测到scl信号线为高电平而sda信号线由高到低的跳变。
34.又如，i2c总线上的每一个i/o接口(电子器件)都对应一个唯一的地址，cpu与其他电子器件之间的数据传输是建立在地址的基础上，也就是说，cpu在传输有效数据之前要先指定i/o接口的地址(电子器件的地址)，因此，触发条件也可设置为检测到指定地址对应的数字信号(即，发送至指定电子器件的数字信号)。
35.需要说明的是，每个连接在总线的电子器件都可获取到总线上的数字信号，但这些电子器件按照自身固有的处理逻辑，只会接收及处理发送至自身的数字信号(即，发送至自身对应地址的数字信号)，对于不是发送至自身的数字信号，会选择性的忽略或丢弃。
36.当cpld检测到总线上的数字信号满足触发条件后，开始将接收到的总线上的数字信号存储至外部可读存储器，其中，cpld在存储总线上的数字信号时，不对数字信号做任何改变。
37.其中，外部存储器可以是非易失性存储器，即，断电后所保存的内容不会丢失。技术人员根据总线上的数字信号对设备进行故障检测时，一般需要获取较多的连续的数字信号，一些故障并不能在少量数字信号中发现，部分故障是需要通过数字信号的变化规律确定的，因此，非易失性存储器可保证技术人员能够获取到足够的连续的数字信号。
38.步骤104、技术人员通过cpld的测试接口访问外部可读存储器，获取总线上的数字信号，并结合总线传输协议完成对cpu以及其他电子器件的故障检测。
39.其中，设备多有用于调试的接口，如jtag(joint test action group，联合测试工作组)接口、swd(serial wire debug，串行线调试)接口等，通过设备的调试接口，技术人员可访问各个芯片的内部寄存器，因此，在本说明的一个或多个实施例中，技术人员通过cpld对应的测试接口，访问cpld的外部可读存储器，进而获取到外部可读存储其中所保存的数字信号。
40.以使能i2c协议的总线为例，如图3所示，为待检测设备的cpld与总线的连接示意图，cpld分别与sda信号线、scl信号线相连，cpld根据预先写入的处理逻辑，判断sda信号线以及scl信号线上的sda信号以及scl信号是否满足预设触发条件，若满足，则将sda信号线上的sda信号存储至外部可读存储器。使能其他总线传输协议的总线类似，在此不一一赘述。
41.此外，由于可对cpld进行远程编译、远程访问，因此，在说明一个或多个实施例中，若与总线相连的cpld原本不是如上所述的处理逻辑(即，cpld用于其他功能，如两个接口协议的转换)，技术人员可通过远程检测设备向待检测设备的cpld的检测接口发送远程编译指令，cpld依据远程编译指令，完成编译，以获得如上述的处理逻辑。
42.同理，若技术人员通过远程检测设备编译cpld，那么在对设备进行故障检测也通过远程检测设备进行的，即，技术人员在远程检测设备上输入访问待检测设备的cpld的外部可读存储器的指令，并发送至待检测设备，待检测设备根据接收到的指令，通过cpld的检测接口将外部可读存储器存储的数字信号发送至远程检测设备，技术人员根据远程检测设备接收到的数字信号，结合总线传输协议，完成对待检测设备的故障检测。
43.如此，技术人员便可对待检测设备总线上的数字信号实现远程分析，减少人力成本的投入。同时，cpld相对普惠，减少了企业的成本。
44.在本说明书一个或多个实施例中，在获取到数字信号后，可对数字信号进行还原显示，即通过存储的数字信号，还原对应的波形(也称伪波形)，高电平代表“1”，低电平代表“0”，以便技术人员更直观的进行查看。还可根据数字信号，结合总线传输协议还原各电子存器的工作状态，即以各种数值如二进制、八进制、十进制、十六进制的形式将各电子器件接收的内容显示在屏幕上，以便技术人员查看设备运行时，各电子存器的工作状态是否存在问题。
45.相应的，本说明书还提供一种待检测设备所述设备包括总线、cpld、cpu以及至少一个其他电子器件；所述cpld与所述总线相连；所述cpu与每个其他电子器件通过所述总线进行数字信号交互；
46.所述cpld用于执行预先写入的处理逻辑，包括：当检测到所述总线上的数字信号满足触发条件时，将所述总线上的数字信号存储至所述cpld中的外部可读存储器，以使技术人员通过所述cpld的测试接口访问所述外部可读存储器，获取所述总线的数字信号，并结合总线传输协议完成对所述cpu以及所述其他电子器件的故障检测。
47.其中，所述总线传输协议可以是i2c协议、spi协议或uart协议等。
48.所述外部可读存储器可以是非易失性存储器。
49.当所述总线包括sda信号线与scl信号线时，所述总线传输协议为i2c协议，所述触发条件为：所述sda信号线上的数字信号由高电平变为低电平。
50.此外，所述cpld在执行预先写入的处理逻辑之前，还可以包括：
51.所述cpld的所述测试接口接收远程编译指令，并依据所述远程编译指令完成编译，以获得处理逻辑。
52.对于设备实施例而言，由于其基本对应于方法实施例，所以相关之处参见方法实施例的部分说明即可。
53.图4示出了本说明书实施例所提供的一种更为具体的设备硬件结构示意图，该设备可以包括：处理器1010、存储器1020、输入/输出接口1030、通信接口1040和总线1050。其中处理器1010、存储器1020、输入/输出接口1030和通信接口1040通过总线1050实现彼此之间在设备内部的通信连接。
54.处理器1010可以采用通用的cpu(central processing unit，中央处理器)、微处理器、应用专用集成电路(application specific integrated circuit，asic)、或者一个或多个集成电路等方式实现，用于执行相关程序，以实现本说明书实施例所提供的技术方案。
55.存储器1020可以采用rom(read only memory，只读存储器)、ram(random access memory，随机存取存储器)、静态存储设备，动态存储设备等形式实现。存储器1020可以存储操作系统和其他应用程序，在通过软件或者固件来实现本说明书实施例所提供的技术方案时，相关的程序代码保存在存储器1020中，并由处理器1010来调用执行。
56.输入/输出接口1030用于连接输入/输出模块，以实现信息输入及输出。输入输出/模块可以作为组件配置在设备中(图中未示出)，也可以外接于设备以提供相应功能。其中输入设备可以包括键盘、鼠标、触摸屏、麦克风、各类传感器等，输出设备可以包括显示器、
扬声器、振动器、指示灯等。
57.通信接口1040用于连接通信模块(图中未示出)，以实现本设备与其他设备的通信交互。其中通信模块可以通过有线方式(例如usb、网线等)实现通信，也可以通过无线方式(例如移动网络、wifi、蓝牙等)实现通信。
58.总线1050包括一通路，在设备的各个组件(例如处理器1010、存储器1020、输入/输出接口1030和通信接口1040)之间传输信息。
59.需要说明的是，尽管上述设备仅示出了处理器1010、存储器1020、输入/输出接口1030、通信接口1040以及总线1050，但是在具体实施过程中，该设备还可以包括实现正常运行所必需的其他组件。此外，本领域的技术人员可以理解的是，上述设备中也可以仅包含实现本说明书实施例方案所必需的组件，而不必包含图中所示的全部组件。
60.本说明书实施例还提供一种计算机可读存储介质，其上存储有计算机程序，该程序被处理器执行上述cpld执行的任一方法。
61.计算机可读介质包括永久性和非永久性、可移动和非可移动媒体可以由任何方法或技术来实现信息存储。信息可以是计算机可读指令、数据结构、程序的单元或其他数据。计算机的存储介质的例子包括，但不限于相变内存(pram)、静态随机存取存储器(sram)、动态随机存取存储器(dram)、其他类型的随机存取存储器(ram)、只读存储器(rom)、电可擦除可编程只读存储器(eeprom)、快闪记忆体或其他内存技术、只读光盘只读存储器(cd
‑
rom)、数字多功能光盘(dvd)或其他光学存储、磁盒式磁带，磁带磁磁盘存储或其他磁性存储设备或任何其他非传输介质，可用于存储可以被计算设备访问的信息。按照本文中的界定，计算机可读介质不包括暂存电脑可读媒体(transitory media)，如调制的数据信号和载波。
62.上述对本说明书特定实施例进行了描述。其它实施例在所附权利要求书的范围内。在一些情况下，在权利要求书中记载的动作或步骤可以按照不同于实施例中的顺序来执行并且仍然可以实现期望的结果。另外，在附图中描绘的过程不一定要求示出的特定顺序或者连续顺序才能实现期望的结果。在某些实施方式中，多任务处理和并行处理也是可以的或者可能是有利的。
63.本领域技术人员在考虑说明书及实践这里申请的发明后，将容易想到本说明书的其它实施方案。本说明书旨在涵盖本说明书的任何变型、用途或者适应性变化，这些变型、用途或者适应性变化遵循本说明书的一般性原理并包括本说明书未申请的本技术领域中的公知常识或惯用技术手段。说明书和实施例仅被视为示例性的，本说明书的真正范围和精神由下面的权利要求指出。
64.应当理解的是，本说明书并不局限于上面已经描述并在附图中示出的精确结构，并且可以在不脱离其范围进行各种修改和改变。本说明书的范围仅由所附的权利要求来限制。
65.以上所述仅为本说明书的较佳实施例而已，并不用以限制本说明书，凡在本说明书的精神和原则之内，所做的任何修改、等同替换、改进等，均应包含在本说明书保护的范围之内。