基于多通路独立AXI总线的RLDRAM3控制器的制作方法

基于多通路独立axi总线的rldram3控制器
技术领域
1.本发明涉及通信领域，具体地，涉及一种基于多通路独立axi总线的rldram3控制器。


背景技术：

2.现有的rldram控制器没有集成rldram3物理层控制器，并且无法支持多通道的用户访问，无法实现优先级调整和缓存的一致性。
3.专利文献为cn101916227a的发明专利公开了一种rldram sio存储器访问控制方法和装置，对输入的读写命令进行地址解析和分开保存,并对分开保存的读写命令进行统一排序得到操作命令队列,同时将输入的数据包解析成子数据片；输出子数据片以及操作命令队列中的读写命令到rldram sio存储器。该装置包括:输入操作控制模块、缓存模块和输出操作控制模块。本发明在现有ip核基础上对读写操作的访问地址进行了优化,并且合理安排存储器的读、写命令发送顺序,使读写操作达到带宽的高效利用,大幅度提高rldram sio存储器带宽利用率。但是上述方案仅支持rldram芯片，而非新一代基于ddr技术最快速率76.8gb/s的rldram3芯片；该方案基于现有rldram控制器ip核完成读写操作的优化，没有集成rldram3物理层控制器；该方案不支持多通道axi总线接口、不支持缓存一致性、不支持优先级调整。


技术实现要素：

4.针对现有技术中的缺陷，本发明的目的是提供一种基于多通路独立axi总线的rldram3控制器。
5.根据本发明提供的一种基于多通路独立axi总线的rldram3控制器，包括控制模块、用户访问模块、大数据交互模块以及物理层模块，其中：
6.控制模块通过axi
‑
lite接口连接fpga片上微处理器，对rldram3控制器进行控制；
7.用户访问模块提供用户访问接口，提供用户数据读写；
8.大数据交互模块基于用户访问模块初始优先级及二级缓存中积压数据量进行实时优先级调整，从用户访问模块中取出读写指令队列内容，并根据地址内容发送至物理层模块进行数据交互；
9.物理层模块完成复位链路初始化控制、对rldram3芯片ddr模式读写总线时序编解码、地址控制总线的时序控制。
10.优选地，物理层模块支持两个dlram3芯片的读写控制。
11.优选地，控制模块对rldram3控制器的控制包括物理层模块初始化控制、物理层模块时序控制、物理层模块连接芯片配置、用户访问接口访问rldram3地址空间划分控制、初始优先级控制、burst模式控制、读数据二级缓存控制，写数据二级缓存控制。
12.优选地，用户访问模块提供最多8通道axi
‑
full用户访问接口。
13.优选地，各通道配16kb读数据二级缓存ram及读指令队列、16kb写数据缓二级缓存
ram及写指令队列。
14.优选地，每个通道设置有独立空间地址保护。
15.优选地，每个通道通过axi总线外接设备。
16.优选地，用户访问模块中用户读数据时：先发查询读指令队列内容，若二级缓存内已经存在该想要地址内容则直接通过axi
‑
full读取数据，若读指令队列中无此地址空间内容，则需从sdram3中取出放入读数据二级缓存中，供用户读取。
17.优选地，用户访问模块中用户写数据时：通过axi
‑
full接口将数据直接写入二级缓存中，并更新写操作指令队列，同时更新读数据二级缓存内容和读指令队列内容。
18.优选地，用户访问模块采用burst读写方式。
19.与现有技术相比，本发明具有如下的有益效果：
20.1、本发明通过采用8通道axi
‑
full模块解决了支持多个axi主设备同时访问rldram3芯片的功能。
21.2、本发明通过采用通道配独立空间访问技术保证各主设备数据正确性；
22.3、本发明通过采用独立二级缓存及指令队列快速映射技术解决缓存一致性问题。
23.4、本发明各通道通过智能优先级调整技术确保访问rldram3的数据正确性及实时性，针对rldram3新一代dram的控制器及其扩展应用的实现。
24.5、本发明采用了rldram3物理层控制模块完成对最大2颗dlram3芯片的读写控制。
附图说明
25.通过阅读参照以下附图对非限制性实施例所作的详细描述，本发明的其它特征、目的和优点将会变得更明显：
26.图1为基于多通路独立axi总线的rldram3控制器的系统示意图。
具体实施方式
27.下面结合具体实施例对本发明进行详细说明。以下实施例将有助于本领域的技术人员进一步理解本发明，但不以任何形式限制本发明。应当指出的是，对本领域的普通技术人员来说，在不脱离本发明构思的前提下，还可以做出若干变化和改进。这些都属于本发明的保护范围。
28.如图1所示，本发明提供了一种基于多通路独立axi总线的rldram3控制器，rldram3是新一代高速dram,采用1.2v低压ddr技术，带宽可达76.8gb/s；作为超高速fpga板级缓存，但是目前支持该芯片的xilinx ultrascale系列fpga仅提供单通道fifo接口控制器，针对复杂逻辑应用需求无法满足。本发明采用多通道独立axi总线接口，可同时挂载一个或多个axi_master设备，各axi通道采用独立空间保护技术及二级缓存技术完成大数据高速读写及缓存一致性的问题，优化的rldram3物理层接口可对最大双片rldram3同时进行访问,根据各独立通道axi总线初始优先级及其内部二级缓存积压数据实时智能变更优先级。
29.进一步说明，基于多通路独立axi总线的rldram3控制器包括以下模块：
30.处理器主控axi
‑
lite模块：通过axi
‑
lite接口连接fpga片上微处理器，对rldram3控制器进行控制，包括rldram3物理层初始化控制、rldram3物理层时序控制、rldram3物理
层连接芯片配置、各axi
‑
full用户访问接口访问rldram3地址空间划分控制、初始优先级控制、burst模式控制、读数据二级缓存控制，写数据二级缓存控制。
31.8用户通道axi
‑
full用户访问模块：最大支持8通道axi
‑
full用户访问接口，可同时满足最大8个主设备同时进行数据交互，采用burst读写方式，各通道配独立空间保护技术确保数据不会发生错乱，各通道配16kb读数据二级缓存ram及读指令队列、16kb写数据缓二级缓存ram及写指令队列，读写二级缓存之间可进行快速地址空间映射以解决缓存一致性问题。
32.用户写数据时：通过axi
‑
full接口将数据直接写入二级缓存中，并更新写操作指令队列；与此同时，为保证数据一致性，同时更新读数据二级缓存内容和读指令队列内容；
33.用户读数据时：先发查询读指令队列内容，如二级缓存内已经存在该想要地址内容则直接通过axi
‑
full读取数据，如读指令队列中无此地址空间内容，则需从sdram3中取出放入读数据二级缓存中，供用户读取。
34.rldram3大数据交互模块：根据8组axi
‑
full用户访问模块初始优先级及二级缓存中积压数据量进行实时优先级调整，以保证数据量大且初始优先级高的用户优先访问rldram3，而初始优先级低且数据量小的数据随后访问rldram3。负责从各通道用户访问模块中取出读写指令队列内容，并根据其地址内容发送rldram3物理层模块进行数据交互。
35.rldram3物理层模块：完成复位链路初始化控制、对rldram3芯片ddr模式读写总线时序编解码、地址控制总线的时序控制，最大支持2颗dlram3芯片的读写控制。
36.本发明是针对rldram3新一代超高速dram的控制器实现方法，最大带宽可达76.8gb/s；本发明采用纯fpga硬件描述语言verilog代码进行编写，实时性高，不用经过microblaze的c代码控制，而由于fpga内部逻辑采用300mhz时钟，两条控制语句间控制延迟在3.3ns；本发明完全脱离xilinx fpga内部现成ip核，全部采用硬件描述语言verilog代码进行实现。本发明设有多通道优先级控制和智能优先级动态调整技术，能满足多用户同时访问，既可同时接入多个microlaze软核、pcie、srio等高速接口进行实时数据交护。
37.以上对本发明的具体实施例进行了描述。需要理解的是，本发明并不局限于上述特定实施方式，本领域技术人员可以在权利要求的范围内做出各种变化或修改，这并不影响本发明的实质内容。在不冲突的情况下，本技术的实施例和实施例中的特征可以任意相互组合。