电路仿真测试方法、装置、设备及介质与流程

1.本技术涉及半导体与集成电路技术领域，具体涉及一种电路仿真测试方法、装置、设备及介质。


背景技术：

2.随着半导体与集成电路技术的快速发展，市场对芯片产品的需求量及性能的要求越来越高。为了提高芯片的数据传输效率，芯片的被测设备中电路的数据传输带宽不断增加，传统的半导体芯片测试方法一般很难适用于测试存储芯片的被测设备中电路的性能。
3.在包括半导体存储器的半导体电路的写入操作期间，半导体电路可以根据从存储控制器提供的数据选通时钟来从存储控制器接收写入数据，然后将接收的写入数据存储在半导体存储器之内。半导体电路的性能严重影响着数据接收的可靠性，并且半导体电路中宽带传输的数据之间会相互影响并产生码间干扰，各种因素参杂在一起，可能导致向半导体存储器写入的数据与实际接收的数据存在差异。
4.因此，需要提供一种电路仿真测试方法来高效地测试半导体产品中电路的性能，以提高半导体制成品的可靠性。


技术实现要素：

5.基于此，有必要提供一种能够仿真并测试出半导体产品中电路性能的电路仿真测试方法、装置、设备及介质，并有效地仿真测试出传输的数据受码间干扰等因素的影响。
6.本技术的一方面提供一种电路仿真测试方法，包括：
7.创建参数化数据模型，所述参数化数据模型用于根据预设参数，生成预设写入数据；
8.创建测试平台，所述测试平台用于根据所述预设写入数据生成测试结果；
9.创建眼图生成模块，所述眼图生成模块用于根据所述测试结果生成数据眼图；
10.进行仿真测试，将所述预设写入数据输入至所述测试平台并获取测试结果，利用所述眼图生成模块生成数据眼图。
11.于上述实施例中的电路仿真测试方法中，在进行仿真测试的过程中，基于创建的参数化数据模型根据预设参数生成预设写入数据，然后将获取的预设写入数据输入至创建的测试平台，并获取测试结果，利用眼图生成模块生成数据眼图，可以对比在相同的仿真测试环境及条件下，根据理想状态下无码间干扰的写入数据生成的数据眼图，及基于创建的参数化数据模型根据预设参数生成的预设写入数据生成的数据眼图，来测试半导体产品中电路性能及传输的数据受码间干扰等因素的影响程度，以快速测试出电路性能符合预设标准的半导体产品，提高出厂的半导体产品的良率及可靠性。由于本技术有效地仿真测试出半导体产品中电路传输的数据受码间干扰等因素的影响，对于研究并获取传输数据码间干扰的形成机理及抑制办法提供数据支撑。
12.在其中一个实施例中，所述预设写入数据为串行的多位数据串，从而在进行仿真
测试的过程中根据预设写入数据生成数据眼图，以仿真测试出半导体产品中电路传输的数据受码间干扰等因素的影响。
13.在其中一个实施例中，所述预设参数包括第一值和第二值；所述预设写入数据被配置为：若前一位数据为低电平时，后一位高电平数据的电压比预设高电压低所述第一值；且若前一位数据为高电平时，后一位低电平数据的电压比预设低电压高所述第二值。
14.在其中一个实施例中，所述预设写入数据还被配置为：若前一位数据为低电平时，后一位低电平数据的电压等于预设低电压；且若迁移位数据位为高电平时，后一位高电平数据的电压等于预设高电压。
15.在其中一个实施例中，所述预设参数包括第一上升延迟、第二上升延迟和第三值，所述预设写入数据还被配置为：若前一位数据为低电平时，后一位高电平数据的电压从低电平状态上升至比预设高电压低所述第三值所需的时间为所述第一上升延迟，从比预设高电压低所述第三值上升至比预设高电压低所述第一值所需的时间为所述第二上升延迟，其中所述第三值大于所述第一值。
16.在其中一个实施例中，所述预设参数还包括第一下降延迟、第二下降延迟和第四值，所述预设写入数据还被配置为：若前一位数据为高电平时，后一位低电平数据的电压从高电平状态下降至比预设低电压高所述第四值所需的时间为所述第一下降延迟，从比预设低电压高所述第四值下降至比预设低电压高所述第二值所需的时间为所述第二下降延迟，其中，所述第四值大于所述第二值。
17.在其中一个实施例中，所述根据所述预设写入数据生成测试结果包括：
18.所述测试平台接收所述预设写入数据，获取接收结果；
19.逐位比较所述预设写入数据和所述接收结果，若均相同，则测试结果为通过，否则，测试结果为不通过。
20.在其中一个实施例中，所述获取接收结果包括：响应数据选通时钟而接收所述预设写入数据，并与参考电压进行比较，获取接收结果。
21.在其中一个实施例中，所述将所述预设写入数据输入至所述测试平台并获取测试结果还包括：
22.扫描所述参考电压，获取各个参考电压；
23.扫描所述数据选通时钟对所述预设写入数据的采样点；
24.将所述预设写入数据输入至所述测试平台，并获取在各所述参考电压和各所述采样点下的测试结果。
25.在其中一个实施例中，所述利用所述眼图生成模块生成数据眼图包括：
26.以各个选通到数据时间为第一坐标值，以各个参考电压为第二坐标值，根据各个选通到数据时间和各个参考电压下的测试结果，生成显示所述测试结果的二维的数据眼图。
27.在其中一个实施例中，所述扫描所述数据选通时钟对所述预设写入数据的采样点，包括：
28.以第一步长扫描选通到数据时间范围，以获取各个选通到数据时间。
29.在其中一个实施例中，所述第一步长包括第一子步长和第二子步长；
30.所述以第一步长扫描所述选通到数据时间范围，以获取各个选通到数据时间，包
括：
31.确定所述选通到数据时间范围至少一侧的边缘选通到数据时间范围；
32.设置所述边缘选通到数据时间范围的所述第一子步长；
33.获取所述选通到数据时间范围中除所述边缘选通到数据时间范围之外的中间选通到数据时间范围；
34.获取所述中间选通到数据时间范围的所述第二子步长；
35.以所述第一子步长扫描所述边缘选通到数据时间范围，并以所述第二子步长扫描所述中间选通到数据时间范围，获取各个选通到数据时间；其中，所述第一子步长大于所述第二子步长。
36.在其中一个实施例中，所述扫描所述参考电压，获取各个参考电压，包括：
37.以第二步长扫描所述参考电压范围，获取各个参考电压。
38.在其中一个实施例中，所述第二步长包括第三子步长和第四子步长；
39.所述以第二步长扫描所述参考电压范围，获取各个参考电压，包括：
40.确定所述接收参接收考电压范围至少一侧的边缘参考电压范围；
41.获取所述边缘参考电压范围的所述第三子步长；
42.确定所述参考电压范围中除所述边缘参考电压范围之外的中间参考电压范围；
43.获取所述中间参考电压范围的所述第四子步长；
44.以所述第三子步长扫描所述边缘参考电压范围，并以所述第四子步长扫描所述中间参考电压范围，获取各个参考电压；
45.其中，所述第三子步长大于所述第四子步长。
46.在其中一个实施例中，所述测试平台包括静电保护模块、发送模块、接收模块，所述利用所述眼图生成模块生成数据眼图包括：利用所述眼图生成模块生成第一数据眼图。
47.在其中一个实施例中，所述接收模块还包括均衡模块，所述利用所述眼图生成模块生成数据眼图包括：利用所述眼图生成模块生成第二数据眼图。
48.在其中一个实施例中，基于所述第一数据眼图和所述第二数据眼图，生成复合眼图。
49.本技术的另一方面提供一种电路仿真测试装置，包括参数化数据模型、测试平台及眼图生成模块，所述参数化数据模型用于根据预设参数，生成预设写入数据；所述测试平台用于根据所述预设写入数据生成测试结果；所述眼图生成模块用于根据所述测试结果生成数据眼图。本技术可以对比在相同的仿真测试环境及条件下，根据理想状态下无码间干扰的写入数据生成的数据眼图，及基于创建的参数化数据模型根据预设参数生成的预设写入数据生成的数据眼图，来测试半导体产品中电路性能及传输的数据受码间干扰等因素的影响程度，以快速测试出电路性能符合预设标准的半导体产品，提高出厂的半导体产品的良率及可靠性。由于本技术有效地仿真测试出半导体产品中电路传输的数据受码间干扰等因素的影响，对于研究并获取传输数据码间干扰的形成机理及抑制办法提供数据支撑。
50.本技术的又一方面提供一种电子设备，包括存储器和处理器，所述存储器上存储有可在所述处理器上运行的计算机程序，所述处理器执行所述程序时实现本技术中任一个实施例中所述的方法的步骤。
51.本技术的再一方面提供一种计算机可读存储介质，其上存储有计算机程序，所述
计算机程序被处理器执行时实现本技术中任一个实施例中所述的方法的步骤。
附图说明
52.为了更清楚地说明本技术实施例的技术方案，下面将对实施例描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本技术的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获取其他实施例的附图。
53.图1为本技术一实施例中提供的一种电路仿真测试方法的流程示意图；
54.图2为本技术一实施例中提供的一种电路仿真测试方法的应用场景示意图；
55.图3为本技术一实施例中提供的一种电路仿真测试装置的结构框图；
56.图4为本技术另一实施例中提供的一种电路仿真测试装置的结构框图；
57.图5为本技术又一实施例中提供的一种电路仿真测试装置的结构框图；
58.图6为本技术一实施例中数据选通时钟和数据有效窗口在不同参考电压下的示意图；
59.图7为本技术一实施例中预设写入数据的波形示意图；
60.图8为本技术另一实施例中预设写入数据的波形示意图；
61.图9为本技术一实施例中提供的预设写入数据与对应的测试结果的波形示意图；
62.图10为本技术根据图9中数据得到的一种复合眼图的示意图；
63.附图标记及说明
64.100、控制器；200、通道；300、被测设备；20、参数化数据模型；30、测试平台；40、眼图生成模块；31、静电保护模块；32、接收模块；33、发送模块；321、均衡模块。
具体实施方式
65.为了便于理解本技术，下面将参照相关附图对本技术进行更全面的描述。附图中给出了本技术的较佳的实施例。但是，本技术可以以许多不同的形式来实现，并不限于本文所描述的实施例。相反地，提供这些实施例的目的是使对本技术的公开内容的理解更加透彻全面。
66.除非另有定义，本文所使用的所有的技术和科学术语与属于本技术的技术领域的技术人员通常理解的含义相同。本文中在本技术的说明书中所使用的术语只是为了描述具体的实施例的目的，不是旨在于限制本技术。本文所使用的术语“及/或”包括一个或多个相关的所列项目的任意的和所有的组合。
67.在使用本文中描述的“包括”、“具有”、和“包含”的情况下，除非使用了明确的限定用语，例如“仅”、“由
……
组成”等，否则还可以添加另一部件。除非相反地提及，否则单数形式的术语可以包括复数形式，并不能理解为其数量为一个。
68.应当理解，尽管本文可以使用术语“第一”、“第二”等来描述各种元件，但是这些元件不应受这些术语的限制。这些术语仅用于将一个元件和另一个元件区分开。例如，在不脱离本技术的范围的情况下，第一元件可以被称为第二元件，并且类似地，第二元件可以被称为第一元件。
69.在本技术的描述中，需要说明的是，除非另有明确规定和限定，术语“安装”、“相
连”、“连接”应做广义理解，例如，可以是固定连接，也可以是可拆卸连接，或一体地连接；可以是直接连接，亦可以是通过中间媒介间接连接，可以是两个部件内部的连通。对于本领域的普通技术人员而言，可以具体情况理解上述术语在本技术中的具体含义。
70.请参考图1，在本技术的一个实施例中，提供了一种电路仿真测试方法，包括如下步骤：
71.步骤12，创建参数化数据模型，所述参数化数据模型用于根据预设参数，生成预设写入数据；
72.步骤14，创建测试平台，所述测试平台用于根据所述预设写入数据生成测试结果；
73.步骤16，创建眼图生成模块，所述眼图生成模块用于根据所述测试结果生成数据眼图；
74.步骤18，进行仿真测试，将所述预设写入数据输入至所述测试平台并获取测试结果，利用所述眼图生成模块生成数据眼图。
75.具体地，请参考图2及图3，在包括半导体电路的被测设备(device under test，dut)写入操作期间，被测设备300可以根据从控制器100经由通道200提供的数据选通时钟信号(dqs或wck)来从控制器100接收数据信号dq。然后，可以将接收的数据信号存储在被测设备的半导体存储器之内。如图2所示，控制器100发出的信号在经由通道200传输的过程中，不可避免地受到通道衰减或码间干扰等因素的影响，导致半导体存储器接收的数据与控制器100实际发出的数据有差异，传统的测试方法不能很好地测试如通道衰减、码间干扰等因素对被测设备300的影响。在本技术的一个实施例中，如图3所示，设置参数化数据模型20经由测试平台30与眼图生成模块40连接，通过设计参数化的数据模型，可以模拟更真实的输入信号，从而能够更加准确地测试出半导体产品中电路性能及传输的数据受码间干扰等因素的影响程度。在一些实施例中测试平台30可以是高速接口(i/o)电路，在其他实施例中，可以是高速接收器电路。在进行仿真测试的过程中，基于创建的参数化数据模型20根据预设参数生成预设写入数据，然后将获取的预设写入数据输入至创建的测试平台30，并获取测试结果，利用眼图生成模块40生成数据眼图，可以对比在相同的仿真测试环境及条件下，根据理想状态下无码间干扰的写入数据生成的数据眼图，及基于创建的参数化数据模型20根据预设参数生成的预设写入数据生成的数据眼图，来测试半导体产品中电路性能及传输的数据受码间干扰等因素的影响程度，以快速测试出电路性能符合预设标准的半导体产品，提高出厂的半导体产品的良率及可靠性。由于本技术有效地仿真测试出半导体产品中电路传输的数据受码间干扰等因素的影响，对于研究并获取传输数据码间干扰的形成机理及抑制办法提供数据支撑。
76.作为示例，高速接口(i/o)电路可以是高速半导体存储器中的电路。在一些实施例中，可以是移动半导体存储器中的电路。本技术对此不做限定。本技术实施例中，所述半导体存储器可以是任意一种半导体存储器，例如双倍速率同步动态随机存储器(double data rate synchronous dynamic random access memory，ddr sdram)。采用不同类型和型号的半导体存储器时，数据选通时钟所采用的标记符号可以有所不同，本技术对此不做限定。
77.作为示例，请参考图4，在本技术的一个实施例中，测试平台30包括静电保护模块31、接收模块32及发送模块33。可以在相同的仿真测试环境及条件下，利用眼图生成模块40根据理想状态下无码间干扰的写入数据生成第一数据眼图，并利用眼图生成模块40，基于
创建的参数化数据模型20根据预设参数生成的预设写入数据生成第二数据眼图；然后利用眼图生成模块40基于所述第一数据眼图和所述第二数据眼图，生成复合眼图。从而根据复合眼图来确定半导体产品中电路性能及传输的数据受码间干扰等因素的影响程度，以快速测试出电路性能符合预设标准的半导体产品，提高出厂的半导体产品的良率及可靠性。由于本技术有效地仿真测试出半导体产品中电路传输的数据受码间干扰等因素的影响，对于研究并获取传输数据码间干扰的形成机理及抑制办法提供数据支撑。
78.作为示例，请参考图5，在本技术的一个实施例中，可以设置接收模块32还包括均衡模块321，可以设置均衡模块321在第一状态下，接收模块32接收理想状态下无码间干扰的写入数据，以使得眼图生成模块40根据理想状态下无码间干扰的写入数据生成第一数据眼图；并设置均衡模块321在第二状态下，接收模块32接收预设写入数据，其中，预设写入数据为参数化数据模型20根据预设参数生成的；然后利用眼图生成模块40基于所述第一数据眼图和所述第二数据眼图生成复合眼图，以根据复合眼图来确定半导体产品中电路性能及传输的数据受码间干扰等因素的影响程度，以快速测试出电路性能符合预设标准的半导体产品，提高出厂的半导体产品的良率及可靠性。
79.具体地，请参考图6，图6示意性示出了本技术一实施例的数据选通时钟和数据有效窗口在不同参考电压下的示意图。以三个参考电压vrefl，vref2和vref3为例进行举例说明，假设在vrefl和vref3参考电压下，数据选通时钟的上升沿和下降沿偏离了数据有效窗口的正中间，在vref2参考电压下，数据选通时钟的上升沿和下降沿正好处于数据有效窗口的正中间，则可以将vref2作为目标参考电压。在示例性实施例中，可以根据所述数据眼图确定目标选通到数据时间和/或目标参考电压。数据选通时钟可以包括数据选通时钟t和数据选通时钟_c，两者是反相信号。以lpddr4为例，各个数据信号dq对应的接收模块通常在dq输入端口的旁边，数据选通时钟dqs需要从数据选通时钟dqs输入端口拉到各个dq对应的接收模块上，因此，在进行写操作时，在接收方向上数据选通时钟dqs的内部延迟比数据信号dq的内部延迟大，这种路径的不匹配，可能影响写操作的准确触发。
80.为了改善该情况，半导体存储器要求存储控制器补偿数据选通时钟dqs和数据信号dq之间的延迟差，发送数据选通时钟dqs时会比发送数据信号dq提前，以确保二者能够准确接收数据。jedec标准中对该提前发送时间进行了定义，称之为选通到数据时间tdqs2dq。以lpddr4中的数据选通时钟dqs为例进行举例说明，其中，数据选通时钟可以包括反相的dqs_t和dqs_c。在训练阶段，通过写操作来解决选通到数据时间tdqs2dq的正确定时问题。先确定好各个选通到数据时间tdqs2dq，先将数据选通时钟dqs输入lpddr4中，再通过时钟路径分别输入至各个dq对应的接收模块，作为各个接收模块的时钟触发信号，然后经过tdqs2dq时间后，再分别向各个接收模块输入相应的数据信号dq，之后再从lpddr4与各个接收模块对应的存储单元中获取读出数据，比较对应接收模块的各个写入数据和读出数据是否一致，若一致，则对应被测设备的测试结果为通过；若不一致，则对应被测设备的测试结果为不通过。
81.如图6所示，由于数据信号通常不是完美的方形，而是波浪型，因此，最好用于触发采样的数据选通时钟例如dqs的上升沿和下降沿能够位于高速的数据信号的数据有效窗口的正中间，从而能够很好的捕获高速的数据信号。
82.作为示例，请参考图7，在本技术的一个实施例中，所述预设写入数据为串行的多
位数据串，根据参数化数据模型20生成更加接近真实情况的输入信号，以实现用参数去拟合真实的输入信号。相对于传统的测试方法不能测试如通道衰减、码间干扰等因素对被测设备300的影响，本实施例能够更加真实地模拟仿真接收器的电路性能。从而在进行仿真测试的过程中根据预设写入数据生成数据眼图，以仿真测试出半导体产品中电路传输的数据受码间干扰等因素的影响。
83.作为示例，请继续参考图7，在本技术的一个实施例中，所述预设参数包括第一值β和第二值α；所述预设写入数据被配置为：若前一位数据为低电平例如vil时，后一位高电平数据的电压vih-β比预设高电压vih低所述第一值β，且若前一位数据为高电平例如vih-β时，后一位低电平数据的电压vil+α比预设低电压vil高所述第二值α。
84.作为示例，请继续参考图7，在本技术的一个实施例中，所述预设写入数据还被配置为：若前一位数据为低电平时，后一位低电平数据的电压等于预设低电压vil，且若迁移位数据位为高电平时，后一位高电平数据的电压等于预设高电压vih。
85.作为示例，请参考图8，在本技术的一个实施例中，所述预设参数包括第一上升延迟tr、第二上升延迟tr2和第三值vih-vihv，所述预设写入数据还被配置为：若前一位数据为低电平例如vil时，后一位高电平数据的电压从低电平状态上升至比预设高电压vih低所述第三值vih-vihv所需的时间为所述第一上升延迟tr，从比预设高电压vih低所述第三值vih-vihv上升至比预设高电压vih低所述第一值β所需的时间为所述第二上升延迟tr2，其中，所述第三值vih-vihv大于所述第一值β，β＝vih-vihp1。本实施例利用参数来更精准地拟合真实的输入信号，根据参数化数据模型20生成更精准接近真实情况的输入信号。相对于传统的测试方法不能测试出如通道衰减、码间干扰等因素对被测设备300的影响，本实施例能够更加精准地模拟仿真接收器的电路性能。
86.作为示例，请继续参考图8，在本技术的一个实施例中，所述预设参数还包括第一下降延迟tf、第二下降延迟tf2和第四值vilv-vil，所述预设写入数据还被配置为：若前一位数据为高电平时，后一位低电平数据的电压从高电平状态下降至比预设低电压vil高所述第四值vilv-vil所需的时间为所述第一下降延迟tf，从比预设低电压vil高所述第四值vilv-vil下降至比预设低电压vil高所述第二值α所需的时间为所述第二下降延迟tf2，其中，所述第四值vilv-vil大于所述第二值α，α＝vilp1-vil。
87.作为示例，在本技术的一个实施例中，所述根据所述预设写入数据生成测试结果包括：
88.所述测试平台接收所述预设写入数据，获取接收结果；
89.逐位比较所述预设写入数据和所述接收结果，若均相同，则测试结果为通过，否则，测试结果为不通过。
90.具体地，被测设备响应数据选通时钟而接收所述预设写入数据，并与参考电压进行比较，获取接收结果。测试平台接收所述预设写入数据并获取接收结果，逐位比较所述预设写入数据和所述接收结果，若所述预设写入数据等于所述接收结果，被测设备在所述第一选通到数据时间和所述第一参考电压下的第一测试结果为通过；若所述写入数据不等于所述读出数据，则被测设备在所述第一选通到数据时间和所述第一参考电压下的第一测试结果为不通过。
91.作为示例，在本技术的一个实施例中，所述将所述预设写入数据输入至所述测试
平台并获取测试结果还包括：
92.步骤182，扫描所述参考电压，获取各个参考电压；
93.步骤184，扫描所述数据选通时钟对所述预设写入数据的采样点；
94.步骤186，将所述预设写入数据输入至所述测试平台，并获取在各所述参考电压和各所述采样点下的测试结果。
95.具体地，本技术实施例中为了生成数据眼图，扫描被测设备中电路的参考电压，获取多个参考电压vref。扫描所述数据选通时钟(例如dqs或者wck)对所述数据信号dq的采样点。
96.在下面的举例说明中，若以半导体存储器为ddr4或者lpddr4(low power ddrsdram)为例进行举例说明，则所述数据选通时钟可以表示为dqs，下文的选通到数据时间对应的可以表示为tdqs2dq，ddr4或者lpddr4的数据选通时钟dqs和数据信号dq之间的时间差tdqs2dq；若半导体存储器为ddr5/lpddr5，则所述数据选通时钟可以表示为wck，下文的选通到数据时间对应的可以表示为twck2dqi，ddr5或者lpddr5的数据选通时钟wck和数据信号dq之间的时间差twck2dqi。获取所述被测设备中电路在各所述参考电压和各所述采样点下的测试结果。
97.作为示例，在本技术的一个实施例中，所述利用所述眼图生成模块生成数据眼图包括：以各个选通到数据时间为第一坐标值，以各个参考电压为第二坐标值，根据各个选通到数据时间和各个参考电压下的测试结果，生成显示所述测试结果的二维的数据眼图。
98.具体地，例如，获取被测设备在各参考电压和各采样点下的测试结果是通过(用
●
表示)，或不通过(可以用
○
表示)。根据上述步骤获取的测试结果，并对应其在哪个参考电压和哪个采样点下获取的，可以生成数据眼图。
99.作为示例，请参考图9，将受码间干扰因素影响的第一预设参数dq input with isi为根据如图7所示实施例中预设参数的配置规则获取的，根据第一预设参数dq input with isi输入测试平台得到第一测试结果data test1；将理想状态下不受码间干扰等因素影响的第二预设参数ideal dq input输入测试平台得到第二测试结果data test2。逐位比较第一预设参数dq input with isi与第一测试结果data test1得到第一比较结果，根据第一比较结果生成如图10中所示的数据眼图1(data eye1)；逐位比较第二预设参数ideal dq input与第二测试结果data test2得到第二比较结果，根据第二比较结果生成如图10中所示的数据眼图2(data eye2)。其中，图10中
●
表示测试结果为通过，
○
表示测试结果为不通过。通过对比图10中的data eye1与data eye2，可以明显地发现，根据考虑码间干扰因素影响的第一预设参数dq input with isi得到的数据眼图1(data eye1)的“睁眼幅度”，明显比根据不受码间干扰因素影响的第二预设参数ideal dq input得到的数据眼图2(data eye2)的“睁眼幅度”小。可以根据被测设备按照本技术实施例中所述的方法进行仿真测试，得到数据眼图，并根据数据眼图的“睁眼幅度”的大小来判断被测设备中电路性能的好坏。本实施例中“睁眼幅度”可以表示为二维数据眼图中由通过的示意点覆盖的面积。本技术还能够快速测试出电路性能符合预设标准的半导体产品，提高出厂的半导体产品的良率及可靠性。由于本技术有效地仿真测试出半导体产品中电路传输的数据受码间干扰等因素的影响，对于研究并获取传输数据码间干扰的形成机理及抑制办法提供数据支撑。
100.此外，还可以利用生成的数据眼图，快速、准确地找到该被测设备中电路的最适宜
的目标选通到数据时间和/或目标参考电压，有助于被测设备中电路根据数据选通时钟接收数据信号时，保证写入数据信号的准确性。画版图之前(pre-layout)和画版图之后(post-layout)均可以使用本技术实施例提供的方法仿真生成数据眼图，具有相同的准确性。
101.作为示例，在本技术的一个实施例中，所述扫描所述数据选通时钟对所述预设写入数据的采样点，包括：以第一步长扫描选通到数据时间范围，以获取各个选通到数据时间。
102.以lpddr4为例，选通到数据时间为tdqs2dq，tdqs2dq范围[t1，t2]可以是[0ps，800ps]。以lpddr5为例，选通到数据时间为twck2dqi，twck2dqi范围[t1，t2]可以是[0ps，700ps]。
[0103]
在示例性实施例中，所述第一步长可以包括第一子步长和第二子步长。其中，所述第一子步长可以大于所述第二子步长。
[0104]
在本技术的一个实施例中，以第一步长扫描所述被测设备中电路的选通到数据时间范围，以获取各个选通到数据时间，可以包括：确定所述选通到数据时间范围至少一侧的边缘选通到数据时间范围；设置所述边缘选通到数据时间范围的所述第一子步长；获取所述选通到数据时间范围中除所述边缘选通到数据时间范围之外的中间选通到数据时间范围；获取所述中间选通到数据时间范围的所述第二子步长；以所述第一子步长扫描所述边缘选通到数据时间范围，并以所述第二子步长扫描所述中间选通到数据时间范围，获取各个选通到数据时间。
[0105]
在本技术的一个实施例中，若将各个选通到数据时间作为横坐标值(第一坐标值)，则可以将选通到数据时间范围的左侧、或者右侧、或者左侧和右侧两侧的选通到数据时间范围作为边缘选通到数据时间范围，在边缘选通到数据时间范围内以较大的第一子步长来扫描获取边缘选通到数据时间范围内的各个选通到数据时间，在除上述边缘选通到数据时间范围以外的中间选通到数据时间范围内以较小的第二子步长来扫描获取该中间选通到数据时间范围内的各个选通到数据时间。
[0106]
在本技术的一个实施例中，若将各个选通到数据时间作为纵坐标值(第一坐标值)，则可以将选通到数据时间范围的上侧、或者下侧、或者上侧和下侧两侧的选通到数据时间范围作为边缘选通到数据时间范围，在边缘选通到数据时间范围内以较大的第一子步长来扫描获取边缘选通到数据时间范围内的各个选通到数据时间，在除上述边缘选通到数据时间范围以外的中间选通到数据时间范围内以较小的第二子步长来扫描获取该中间选通到数据时间范围内的各个选通到数据时间。
[0107]
在本技术的一个实施例中，一方面，通过以较大的第一子步长扫描获取边缘选通到数据时间范围内的各个选通到数据时间，可以减少最终获取的总的选通到数据时间的数量，从而减少占用的存储空间，并降低计算量，后续可以提高获取目标选通到数据时间的速度；另一方面，由于后续想要通过数据眼图获取的目标选通到数据时间通常位于选通到数据时间范围的中间位置，以较小的第二子步长扫描获取中间选通到数据时间范围内的各个选通到数据时间，可以提升获取的目标选通到数据时间的精准度。
[0108]
需要说明的是，虽然下面的举例说明中，均以不等步长的第一子步长和第二子步长扫描获取各个选通到数据时间为例进行举例说明，但本技术并不限定于此，在其他实施
例中，也可以以相等步长扫描整个选通到数据时间范围获取各个选通到数据时间。
[0109]
在本技术的一个实施例中，所述扫描所述参考电压，获取各个参考电压，包括：以第二步长扫描所述参考电压范围，获取各个参考电压。
[0110]
作为示例，可以设置所述第二步长可以包括第三子步长和第四子步长；其中，所述第三子步长大于所述第四子步长。
[0111]
在本技术的一个实施例中，以第二步长扫描所述被测设备中电路的参考电压范围，获取各个参考电压，可以包括：确定所述参考电压范围至少一侧的边缘参考电压范围；获取所述边缘参考电压范围的所述第三子步长；确定所述参考电压范围中除所述边缘参考电压范围之外的的中间参考电压范围；获取所述中间参考电压范围的所述第四子步长；以所述第三子步长扫描所述边缘参考电压范围，并以所述第四子步长扫描所述中间参考电压范围，获取各个参考电压。
[0112]
例如，若将各个参考电压vref作为纵坐标值(第二坐标值)，则可以将参考电压范围的上侧、或者下侧、或者上侧和下侧两侧的参考电压范围作为边缘参考电压范围，在边缘参考电压范围内以较大的第三子步长来扫描获取边缘参考电压范围内的各个参考电压，在除上述边缘参考电压范围以外的中间参考电压范围内以较小的第四子步长来扫描获取该中间参考电压范围内的各个参考电压。
[0113]
在本技术的一个实施例中，若将各个参考电压vref作为横坐标值(第二坐标值)，则可以将参考电压范围的左侧、或者右侧、或者左侧和右侧两侧的参考电压范围作为边缘参考电压范围，在边缘参考电压范围内以较大的第三子步长来扫描获取边缘参考电压范围内的各个参考电压，在除上述边缘参考电压范围以外的中间参考电压范围内以较小的第四子步长来扫描获取该中间参考电压范围内的各个参考电压。
[0114]
在本技术的一个实施例中，一方面，通过以较大的第三子步长扫描获取边缘参考电压范围内的各个参考电压，可以减少最终获取的总的参考电压的数量，从而减少占用的存储空间，并降低计算量，后续可以提高获取目标参考电压的速度；另一方面，由于后续想要通过数据眼图获取的目标参考电压通常位于参考电压范围的中间位置，以较小的第四子步长扫描获取中间参考电压范围内的各个参考电压，可以提升获取的目标参考电压的精准度。
[0115]
需要说明的是，虽然下面的举例说明中，均以不等步长的第三子步长和第四子步长扫描获取各个参考电压为例进行举例说明，但本技术并不限定于此，在其他实施例中，也可以以相等步长扫描整个参考电压范围获取各个参考电压。
[0116]
被测设备中电路具有相应的参考电压范围(range)，如联合电子设备工程委员会(joint electron device engineering council，jedec)标准中规定lpddr4的参考电压vref分为两个range:range[0]范围为10.0％-30.0％的vddq，range[1]范围为22.0％-42.0％的vddq，两个range步长均为0.4％，两个电压参考范围有重合部分，如下表1所示。
[0117]
表1
[0118][0119][0120]
在下面的举例说明中，均以参考电压范围为上述range[0]和range[1]范围为例进行举例说明。但需要说明的是，不同的协议有不同的参考电压范围及步长，因此，本技术实施例并不限于上述举例说明。
[0121]
本技术还提供一种电路仿真测试装置，请继续参考图3，包括参数化数据模型20、测试平台30及眼图生成模块40，参数化数据模型20用于根据预设参数，生成预设写入数据；测试平台30用于根据所述预设写入数据生成测试结果；眼图生成模块40用于根据所述测试结果生成数据眼图。本技术可以对比在相同的仿真测试环境及条件下，根据理想状态下无码间干扰的写入数据生成的数据眼图，及基于创建的参数化数据模型根据预设参数生成的预设写入数据生成的数据眼图，来测试半导体产品中电路性能及传输的数据受码间干扰等因素的影响程度，以快速测试出电路性能符合预设标准的半导体产品，提高出厂的半导体产品的良率及可靠性。由于本技术有效地仿真测试出半导体产品中电路传输的数据受码间干扰等因素的影响，对于研究并获取传输数据码间干扰的形成机理及抑制办法提供数据支撑。
[0122]
在本技术的一个实施例中，提供了一种电子设备，包括存储器和处理器，所述存储器上存储有可在所述处理器上运行的计算机程序，所述处理器执行所述程序时实现本技术中任一个实施例中所述的方法的步骤。
[0123]
在本技术的一个实施例中，提供了一种计算机可读存储介质，其上存储有计算机
程序，所述计算机程序被处理器执行时实现本技术中任一个实施例中所述的方法的步骤。
[0124]
于上述实施例中的电子设备或计算机可读存储介质中，在进行仿真测试的过程中，基于创建的参数化数据模型根据预设参数生成预设写入数据，然后将获取的预设写入数据输入至创建的测试平台，并获取测试结果，利用眼图生成模块生成数据眼图，可以对比在相同的仿真测试环境及条件下，根据理想状态下无码间干扰的写入数据生成的数据眼图，及基于创建的参数化数据模型根据预设参数生成的预设写入数据生成的数据眼图，来测试半导体产品中电路性能及传输的数据受码间干扰等因素的影响程度，以快速测试出电路性能符合预设标准的半导体产品，提高出厂的半导体产品的良率及可靠性。由于本技术有效地仿真测试出半导体产品中电路传输的数据受码间干扰等因素的影响，对于研究并获取传输数据码间干扰的形成机理及抑制办法提供数据支撑。
[0125]
应该理解的是，虽然图1的流程图中的各个步骤按照箭头的指示依次显示，但是这些步骤并不是必然按照箭头指示的依次执行。除非本文中有明确的说明，这些步骤的执行并没有严格的依次限制，这些步骤可以以其它的依次执行。而且，虽然图1中的至少一部分步骤可以包括多个子步骤或者多个阶段，这些子步骤或者阶段并不必然是在同一时刻执行完成，而是可以在不同的时刻执行，这些子步骤或者阶段的执行依次也不必然是依次进行，而是可以与其它步骤或者其它步骤的子步骤或者阶段的至少一部分轮流或者交替地执行。
[0126]
本领域普通技术人员可以理解实现上述实施例方法中的全部或部分流程，是可以通过计算机程序来指令相关的硬件来完成，所述的计算机程序可存储于一非易失性计算机可读取存储介质中，该计算机程序在执行时，可包括如上述各方法的实施例的流程。其中，本技术所提供的各实施例中所使用的对存储器、存储、数据库或其它介质的任何引用，均可包括非易失性和/或易失性存储器。
[0127]
请注意，上述实施例仅出于说明性目的而不意味对本发明的限制。
[0128]
上所述实施例的各技术特征可以进行任意的组合，为使描述简洁，未对上述实施例各个技术特征所有可能的组合都进行描述，然而，只要这些技术特征的组合不存在矛盾，都应当认为是本说明书记载的范围。
[0129]
以上所述实施例仅表达了本技术的几种实施方式，其描述较为具体和详细，但并不能因此而理解为对申请专利范围的限制。应当指出的是，对于本领域的普通技术人员来说，在不脱离本技术构思的前提下，还可以做出若干变形和改进，这些都属于本技术的保护范围。因此，本技术专利的保护范围应以所附权利要求为准。