使用未填充的处理器互连器进行信号桥接的制作方法

使用未填充的处理器互连器进行信号桥接


背景技术：

1.在能够支持多个处理器的系统中，一些系统配置包括未填充的处理器接口。当诸如插槽的处理器接口未被填充时，应用程序处理器未安装在处理器接口中。这降低了系统访问外围接口或母板的原本耦合到已安装应用程序处理器的其他部件的能力。
附图说明
2.图1是根据一些实施方案的用于使用未填充的处理器互连器进行信号桥接的示例性电路板的框图。
3.图2是根据一些实施方案的用于使用未填充的处理器互连器进行信号桥接的示例性方法的流程图。
4.图3是根据一些实施方案的用于使用未填充的处理器互连器进行信号桥接的示例性方法的流程图。
5.图4是根据一些实施方案的用于使用未填充的处理器互连器进行信号桥接的示例性方法的流程图。
6.图5是根据一些实施方案的用于使用未填充的处理器互连器进行信号桥接的示例性方法的流程图。
7.图6是根据一些实施方案的用于使用未填充的处理器互连器进行信号桥接的示例性方法的流程图。
具体实施方式
8.在一些实施方案中，一种使用未填充的处理器互连器进行信号桥接的方法包括：将装置通信地耦合到电路板的自举处理器(bsp)与处理器互连器之间的多个第一信号路径；将该装置通信地耦合到该电路板的该处理器互连器与外围接口之间的多个第二信号路径；以及经由该装置中的一个或多个第三信号路径将该bsp通信地耦合到该外围接口。
9.在一些实施方案中，该装置包括印刷电路板并且该一个或多个第三信号路径各自包括导电迹线。在一些实施方案中，当安装在该电路板的该处理器互连器中时，该装置将该bsp通信地耦合到该外围接口。在一些实施方案中，该装置包括一个或多个其他外围接口，并且该方法还包括经由该装置中的一个或多个第四信号路径将该一个或多个其他外围接口通信地耦合到该bsp。在一些实施方案中，该装置包括一个或多个嵌入式外围设备，并且该方法还包括经由该装置中的一个或多个第四信号路径将该一个或多个嵌入式外围设备接口通信地耦合到该bsp。在一些实施方案中，该方法还包括经由该装置的一个或多个信号端接器端接该第一信号路径中的一个或多个第一信号路径。在一些实施方案中，该方法还包括经由该装置的一个或多个环回连接件通信地耦合该第一信号路径中的两个或更多个第一信号路径。
10.在一些实施方案中，一种用于使用未填充的处理器互连器进行信号桥接的装置执行包括以下各项的步骤：将该装置通信地耦合到电路板的自举处理器(bsp)与处理器互连
器之间的多个第一信号路径；将该装置通信地耦合到该电路板的该处理器互连器与外围接口之间的多个第二信号路径；以及经由该装置中的一个或多个第三信号路径将该bsp通信地耦合到该外围接口。
11.在一些实施方案中，该装置包括印刷电路板并且该一个或多个第三信号路径各自包括导电迹线。在一些实施方案中，当安装在该电路板的该处理器互连器中时，该装置将该bsp通信地耦合到该外围接口。在一些实施方案中，该装置还包括：一个或多个其他外围接口；和一个或多个第四信号路径，该一个或多个第四信号路径将该一个或多个其他外围接口通信地耦合到该bsp。在一些实施方案中，该装置还包括：一个或多个嵌入式外围设备；和一个或多个第四信号路径，该一个或多个第四信号路径被配置为将该一个或多个嵌入式外围设备通信地耦合到该bsp。在一些实施方案中，该装置还包括一个或多个信号端接器，该一个或多个信号端接器端接该第一信号路径中的一个或多个第一信号路径。在一些实施方案中，该装置还包括一个或多个环回连接件，该一个或多个环回连接件被配置为耦合该第一信号路径中的两个或更多个第一信号路径。
12.在一些实施方案中，一种用于使用未填充的处理器互连器进行信号桥接的电路板包括：自举处理器；外围接口；处理器互连器；和安装在该处理器互连器中的装置，该装置执行包括以下各项的步骤：将该装置通信地耦合到电路板的自举处理器(bsp)与处理器互连器之间的多个第一信号路径；将该装置通信地耦合到该电路板的该处理器互连器与外围接口之间的多个第二信号路径；以及经由该装置中的一个或多个第三信号路径将该bsp通信地耦合到该外围接口。
13.在一些实施方案中，该装置包括印刷电路板并且该一个或多个第三信号路径各自包括导电迹线。在一些实施方案中，当安装在该电路板的该处理器互连器中时，该装置将该bsp通信地耦合到该外围接口。在一些实施方案中，该装置还包括：一个或多个其他外围接口；和一个或多个第四信号路径，该一个或多个第四信号路径将该一个或多个其他外围接口通信地耦合到该bsp。在一些实施方案中，该装置还包括：一个或多个嵌入式外围设备；和一个或多个第四信号路径，该一个或多个第四信号路径被配置为将该一个或多个嵌入式外围设备通信地耦合到该bsp。在一些实施方案中，该装置还包括一个或多个信号端接器，该一个或多个信号端接器端接该第一信号路径中的一个或多个第一信号路径。在一些实施方案中，该装置还包括一个或多个环回连接件，该一个或多个环回连接件被配置为耦合该第一信号路径中的两个或更多个第一信号路径。
14.在一些多处理器系统中，母板包括应用程序处理器可安装到其中的多个处理器互连器。此类互连器的示例包括在已安装应用程序处理器与母板之间形成机械连接和电连接的处理器槽或插槽。根据系统的配置，一些处理器互连器未安装应用程序处理器。此类处理器互连器被认为是“未填充”的。例如，客户希望在能够支持多达四个应用程序处理器的母板上仅包括两个应用程序处理器以节省成本。
15.在母板包括外围接口(例如，用于外围设备的输入/输出(i/o)连接件或接口)的情况下，一些母板包括外围接口与处理器互连器之间的直接连接件。这允许已安装外围设备与已安装应用程序处理器进行通信。在耦合到外围接口的处理器互连器是未填充的(例如，未安装应用程序处理器)的情况下，系统无法完全利用耦合到外围接口的任何外围设备。例如，外围接口不可用，或者外围设备以比使用应用程序处理器填充外围接口更慢的速率处
理数据。
16.使用未填充的处理器互连器进行信号桥接解决了由未填充的处理器互连器引起的性能障碍。图1是用于使用未填充的处理器互连器进行信号桥接的非限制性示例性电路板100的框图。示例性电路板100可在包括服务器、网络设备、移动设备、个人计算机、外围硬件部件、游戏设备、机顶盒等的各种计算设备中实现。在一些实施方案中，电路板100是计算系统的主要部件(包括处理器、存储器、外围部件等)安装到其中的母板。作为示例，电路板100包括印刷电路板(pcb)，该pcb包括便于耦合到电路板100的部件之间的通信的导电迹线。
17.示例性电路板100包括自举处理器(bsp)102。bsp 102是指定用于执行用于起动多处理器计算系统的初始过程的处理器。例如，当多处理器系统通过首先接收功率起动时，bsp 102从预定义存储器地址加载并执行启动代码。然后，bsp 102执行启动代码，初始化其他存储器(例如，动态随机存取存储器(dram))，执行除初始化应用程序处理器104之外的其他启动操作。应用程序处理器104是负责运行除bsp 102处理的初始启动过程之外的过程的处理器。例如，应用程序处理器104将执行与运行操作系统、软件、与外围设备交互等相关的操作。bsp 102和应用程序处理器104两者均包括单核处理器、多核处理器或可以理解的其他处理器。
18.电路板100还包括多个处理器互连器106a、106b。处理器互连器106a、106b是在已安装处理器(例如，应用程序处理器104)与电路板100之间提供机械连接和电连接的部件。例如，在应用程序处理器104的连接点(诸如引脚、焊盘或凸块)与处理器互连器106a、106b的连接点(诸如导电焊盘、表面或引脚孔)之间形成电连接。使用闩锁、夹具或其他机械互锁装置在应用程序处理器104a、104b与电路板100之间形成机械连接。处理器互连器106b允许将应用程序处理器104安装在电路板100中。在处理器互连器106b提供处理器104的安装而不需要焊接的情况下，这提供了根据设计考虑的需要或指示从电路板100添加和移除应用程序处理器104的能力。应当理解，在一些实施方案中，处理器互连器106a、106b包括需要使用焊料安装已安装处理器或装置(如下所述)的互连器。在该示例性电路板100中，一个或多个应用程序处理器104安装在一个或多个处理器互连器106a中，而处理器互连器106b未安装应用程序处理器104。换句话讲，处理器互连器106b是未填充的。
19.电路板100还包括一个或多个外围接口108a。外围接口108a是外围设备安装到其中的输入/输出连接件、端口、槽等，从而为包括电路板100的系统提供附加功能性。此类外围接口108a允许使用可互换外围设备实现多种系统配置和功能性。外围接口108a还允许布线或互连到其他电路板或系统的其他部件。作为示例，外围接口108a包括外围部件快速互连(pcie)槽、串行at附接(sata)端口、通用串行总线(usb)端口等。能够安装在外围接口108a中的示例性外围设备包括图形处理单元(gpu)、网络接口卡(nic)、存储控制器等。
20.外围接口108a使用一个或多个信号路径110a通信地耦合到处理器互连器106b。信号路径110a是允许处理器互连器106b与外围接口108a之间的信号传输的导电材料路径。例如，信号路径110a包括由构成电路板100的介电材料(例如，聚酰胺或适用于pcb的另一种介电材料)中的铜或另一种导电材料制成的导电迹线。作为另一示例，信号路径110a包括用于外围接口108a与处理器互连器106b之间的信号的总线、导线或其他导电通路。在应用程序处理器104安装在处理器互连器106b中的情况下，已安装处理器104将能够经由信号路径
110a与安装在外围接口108a中的外围设备通信。
21.如上所述，处理器互连器106b是未填充的。例如，配置包括电路板100的系统的用户选择不购买用于在处理器互连器106b中安装的另一应用程序处理器104作为成本节约措施。由于处理器互连器106b是未填充的，因此应用程序处理器104无法与外围接口108ab交互，从而限制或消除插入到外围接口108a中的任何外围设备的能力。
22.相反，将装置112插入到处理器互连器106b中。在一些实施方案中，装置112包括由介电材料(例如，聚酰胺)制成的印刷电路板。装置112包括到处理器互连器106b的连接点，以允许电耦合到电路板100。装置112中的特定类型的连接点对应于应用程序处理器104在其被插入处理器互连器106b中时所使用的连接机制。换句话讲，装置112复制应用程序处理器104与处理器互连器106b之间的电连接机制。例如，在处理器互连器106b包括针对应用程序处理器104的引脚的孔的情况下，装置112包括引脚作为连接点。在处理器互连器106b使用导电焊盘或凸块与应用程序处理器104形成连接的情况下，装置112包括适当的焊盘或凸块。
23.电路板100还包括处理器互连器106b与bsp 102之间的信号路径110b。在一些实施方案中，信号路径110b包括电路板100中的导电迹线、总线、导线或可以理解的其他导电通路。信号路径110b通信地耦合到bsp 102的输入/输出区域，从而允许bsp102经由信号路径110b提供输出或接收输入。如果应用程序处理器104安装在处理器互连器106b中，则已安装应用程序处理器104将能够经由这些信号路径110b与bsp 102通信。相反，当装置112安装在处理器互连器106b中时，装置112的连接点形成到信号路径110a(在处理器互连器106b与外围接口108a之间)的通信耦合以及到信号路径110b(在处理器互连器106b与bsp 102之间)的通信耦合。
24.装置112还包括信号路径110c。例如，在装置112是印刷电路板的情况下，信号路径110c包括pcb中的导电迹线(例如，铜迹线)。信号路径110c中的一个或多个信号路径桥接或导电地耦合装置112的连接点，这些连接点将装置112连接到处理器互连器106b。当装置112安装在处理器互连器106b中时，信号路径110c用于将信号路径110a(在处理器互连器106b与外围接口108a之间)桥接到信号路径110b(在处理器互连器106b与bsp 102之间)。因此，装置112通过桥接信号路径110a和110b将外围接口108a导电地耦合到bsp 102。
25.通过将外围接口108a耦合到bsp 102，安装在外围接口108a中的外围设备可经由装置112与bsp 102通信。然后，已安装外围设备能够使用bsp 102代替未安装的应用程序处理器104来协助外围设备操作。因此，减少或消除了由未填充的处理器互连器106b引起的性能损失。
26.在一些实施方案中，装置112由无源部件构成。例如，在一些实施方案中，装置112由pcb、信号路径110c和到处理器互连器106b的连接点构成。在其他实施方案中，装置112包括有源部件(例如，提供除物理结构或信号传导之外的功能性的部件)，诸如缓冲器、多路复用器、信号调节器和离散逻辑部件。在一些实施方案中，装置112提供除桥接bsp 102与外围接口108a之间的信号路径之外的附加功能性。例如，在一些实施方案中，装置112本身包括附加外围接口108b。例如，装置112包括附加pcie槽、sata连接件等以扩展电路板100上可用的外围接口108a、108b的数量，或者与附加接口或设备互连(例如，经由布线)。此类外围接口108b经由信号路径110c通信地耦合到处理器互连器106b，从而形成经由信号路径110b和
110c从bsp 102到外围接口108b的信号路径。
27.在一些实施方案中，装置112包括嵌入式外围设备114。嵌入式外围设备114是其功能部件包括在装置112中或装置的部件中而不使用中间外围接口108a、108b的外围设备。例如，装置112包括一个或多个嵌入式gpu、nic、存储设备或可以理解的其他嵌入式设备，从而进一步扩展电路板100可用的功能性。此类嵌入式外围设备114经由信号路径110c通信地耦合到处理器互连器106b，从而形成经由信号路径110b和110c从bsp 102到嵌入式外围设备114的信号路径。
28.在一些实施方案中，装置112包括端接器116。端接器116端接来自bsp 102的信号。例如，端接器116匹配信号路径110b的特性阻抗，以防止信号反射、失真或其他信号特性。例如，假设bsp 102经由信号路径110b向处理器互连器106b提供输出信号。进一步假设这些输出信号不需要桥接到外围接口108a或提供到另一部件。相反，这些信号被载送到端接器116。在一些实施方案中，端接器116包括无源端接器，诸如电阻器。在其他实施方案中，端接器116包括有源端接器，诸如稳压器。此类稳压器控制施加到电阻器的电压，从而影响施加到来自bsp 102的信号的电阻。
29.在一些实施方案中，装置112包括环回连接件118。环回连接件118是装置112中导电地耦合两个信号路径110b的信号通路。因此，经由第一信号路径110b来自bsp 102的输出信号由bsp 102经由第二信号路径110b接收作为输入信号。
30.在一些实施方案中，端接器116、环回连接件118及其组合在装置112中的使用取决于与装置112结合使用的bsp 102或处理器互连器106b。例如，如果某些输出信号未被端接，则bsp 102的某些型号将无法正常工作。作为另一示例，如果某些输出信号未作为输入信号环回，则bsp 102的某些型号将无法正常工作。因此，本领域技术人员将理解，端接器116、环回连接件118及其组合的特定配置将根据对应bsp 102或处理器互连器106b的设计考虑而变化。
31.电路板100的bsp 102将潜在地与各种外围设备(作为安装在外围接口108a、108b中的外围设备或作为嵌入式外围设备114)通信，在一些实施方案中，bsp 102可配置为根据与bsp 102通信的特定设备而使用多种信令协议(例如，sata、pcie、以太网等)中的任一种。在一些实施方案中，将bsp 102配置为使用特定信令协议包括经由统一可扩展固件接口(uefi)或基本输入/输出系统(bios)来配置bsp 102。例如，特定uefi或bios配置属性是将由bsp 102使用的特定信令协议。在系统启动时，uefi或bios将bsp 102配置为使用特定信令协议。因此，通过重新配置uefi或bios来改变要使用的特定信令协议。
32.在另一实施方案中，装置112包括由bsp 102读取的存储在存储器中的代码或数据。bsp 102将其自身配置为使用存储的代码或数据中指示的特定协议进行通信。在另一个实施方案中，bsp 102要使用的特定信令协议取决于端接器116、环回连接件118或其组合的特定配置。因此，重新配置端接器116、环回连接件118或其组合的布置改变了bsp 102要使用的特定信令协议。
33.如上所述，装置112允许由外围设备代替未安装的应用程序处理器104来访问bsp 102。这减轻了与未填充的处理器互连器106b相关联的一些或所有性能和功能损失。由于装置112由比应用程序处理器104更便宜的材料构成(例如，印刷电路板对复杂硅芯片)，因此与安装另一应用程序处理器104相比，以最小成本实现了重新获得的功能性。此外，在装置
112包括附加的外围接口108b或外围设备114的情况下，装置112提供在处理器互连器106b填充有应用程序处理器104的情况下原本不可用的附加的外围设备功能性。
34.本领域技术人员将理解，电路板100的配置仅仅是示例性的，并且其他配置也是可能的。例如，尽管示例性电路板100中未示出，但本领域技术人员将理解，在一些实施方案中，电路板100包括附加部件。此类附加部件包括例如填充有应用程序处理器104的附加处理器互连器、未填充的处理器互连器、填充有附加装置112的处理器互连器或可以理解的其他互连器。在一些实施方案中，此类附加部件包括附加外围接口108a、外围设备114、端接器116或可以理解的其他部件。
35.为了进一步解释，图2阐述了示出用于使用未填充的处理器互连器进行信号桥接的示例性方法的流程图，该方法包括将装置112通信地耦合202到电路板100的自举处理器(bsp)102与处理器互连器106b之间的多个第一信号路径110b。在一些实施方案中，电路板100包括印刷电路板(pcb)并且多个第一信号路径110b包括电路板100中的导电迹线。例如，第一信号路径110b包括由在介电材料(诸如聚酰胺)中蚀刻或描绘的铜或另一种导电材料制成的导电迹线。导电迹线为bsp 102与处理器互连器106b之间的信号传输提供导电通路。作为另一示例，第一信号路径110b包括总线、导线或可以理解的其他导电路径。处理器互连器106b包括例如处理器插槽或处理器插槽。在一些实施方案中，电路板100是多处理器计算系统中的母板。因此，在一些实施方案中，处理器互连器106b是多个处理器互连器106a、106b中的一者。在一些实施方案中，一个或多个应用程序处理器104安装在处理器互连器106a中，而处理器互连器106b未安装应用程序处理器104。换句话讲，处理器互连器106b是未填充的。
36.将装置112通信地耦合202到多个第一信号路径110b包括将装置112安装在处理器互连器106b中。将装置112安装在处理器互连器106b中包括经由处理器互连器106b在装置112与电路板100之间形成机械耦合和电耦合。例如，处理器互连器106b的夹具、夹钳或其他机械互连器将装置112机械地耦合到电路板100，从而防止装置112从处理器互连器106b移除并保持电耦合。
37.在一些实施方案中，装置112包括印刷电路板(pcb)，以提供用于容纳到处理器互连器106b的一个或多个连接点的结构，以及将在下面进一步详细描述的附加部件。装置112使用一个或多个连接点电耦合到电路板100。装置112中的特定类型的连接点对应于应用程序处理器104在其被插入处理器互连器106b中时所使用的连接机制。换句话讲，装置112复制应用程序处理器104与处理器互连器106b之间的电连接机制。例如，在处理器互连器106b包括针对应用程序处理器104的引脚的孔的情况下，装置112包括引脚作为连接点。在处理器互连器106b使用导电焊盘或凸块与应用程序处理器104形成连接的情况下，装置112包括适当的焊盘或凸块。因此，装置112通过将装置112的连接点耦合到处理器互连器106b而通信地耦合202到多个第一信号路径110b，其中处理器互连器106b通信地耦合202到第一信号路径110b。信号路径110b通信地耦合到bsp 102的输入/输出区域，从而允许bsp 102经由信号路径110b提供输出或接收输入。因此，在bsp 102与装置112之间形成多个信号路径。
38.图2的方法还包括将该装置通信地耦合204到电路板100的处理器互连器106b与外围接口108a之间的多个第二信号路径110a。外围接口108a是外围设备安装到其中的输入/输出连接件、端口、槽等，从而为包括电路板100的系统提供附加功能性。作为示例，外围接
口108a包括外围部件快速互连(pcie)槽、串行at附接(sata)端口、通用串行总线(usb)端口等。能够安装在外围接口108a中的示例性外围设备包括图形处理单元(gpu)、网络接口卡(nic)、存储控制器等。
39.外围接口108a使用一个或多个第二信号路径110a通信地耦合到处理器互连器106b。第二信号路径110a是允许处理器互连器106b与外围接口108a之间的信号传输的导电材料路径。例如，第二信号路径110a包括用于外围接口108a与处理器互连器106b之间的信号的总线、导线、导电迹线或其他导电通路。在应用程序处理器104安装在处理器互连器106b中的情况下，已安装处理器104将能够经由第二信号路径110a与安装在外围接口108a中的外围设备通信。装置112通过将装置112的连接点耦合到处理器互连器106b而通信地耦合104到多个第二信号路径110a，其中处理器互连器106b通信地耦合204到第二信号路径110a。因此，在外围接口108a与装置112之间形成多个信号路径。
40.将装置112通信地耦合204到多个第二信号路径110a包括通过经由处理器互连器106b在装置112与电路板100之间形成机械耦合和电耦合来将装置112安装在处理器互连器106b中。因此，在一些实施方案中，将装置112安装在处理器互连器106b中用于将装置112通信地耦合202到多个第一信号路径110b以及将装置112通信地耦合204到多个第二信号路径110a。
41.图2的方法还包括经由装置112中的一个或多个第三信号路径110c将bsp 102通信地耦合206到外围接口108a。例如，在装置112是印刷电路板的情况下，第三信号路径110c包括pcb中的导电迹线(例如，铜迹线)。第三信号路径110c中的一个或多个第三信号路径桥接或导电地耦合装置112的连接点，这些连接点将装置112连接到处理器互连器106b。当装置112安装在处理器互连器106b中时，第三信号路径110c用于将信号路径110a(在处理器互连器106b与外围接口108a之间)桥接到信号路径110b(在处理器互连器106b与bsp 102之间)。因此，通过使用装置112中的第三信号路径110c桥接电路板100中的第一信号路径110a和第二信号路径110b来形成bsp 102与外围接口108a之间的信号路径。
42.通过将外围接口108a耦合到bsp 102，安装在外围接口108a中的外围设备可经由装置112与bsp 102通信。然后，已安装外围设备能够使用bsp 102代替未安装的应用程序处理器104来协助外围设备操作。因此，减少或消除了由未填充的处理器互连器106b引起的性能损失。
43.为了进一步解释，图3阐述了示出用于使用未填充的处理器互连器进行信号桥接的示例性方法的流程图，该方法包括：将装置112通信地耦合202到电路板100的自举处理器(bsp)102与处理器互连器106b之间的多个第一信号路径110b；将该装置通信地耦合204到电路板100的处理器互连器106b与外围接口108a之间的多个第二信号路径110a；以及经由装置112中的一个或多个第三信号路径110c将bsp 102通信地耦合206到外围接口108a。
44.图3的方法与图2的不同之处在于，图3的方法包括经由装置112中的一个或多个第四信号路径将一个或多个其他外围接口108b通信地耦合302到bsp 102。例如，装置112包括一个或多个附加外围接口108b(诸如附加pcie槽、sata连接件等)，以扩展电路板100上可用的外围接口108a、108b的数量。此类外围接口108b经由第四信号路径通信地耦合到处理器互连器106b。此类第四信号路径与第三信号路径110c的类似之处在于，第四信号路径包括导电迹线、导线、总线或装置112中的其他导电路径。然而，与耦合到电路板100中的第一信
号路径110a的第三信号路径110c不同，第四信号路径耦合到装置112上的外围接口108b。第四信号路径用于相对于第一信号路径110b和处理器互连器106b形成从bsp 102到外围接口108b的信号通路。因此，装置112使用未填充的处理器互连器106b来将通信地耦合到bsp 102的附加外围接口108b添加到电路板100。
45.为了进一步解释，图4阐述了示出用于使用未填充的处理器互连器进行信号桥接的示例性方法的流程图，该方法包括：将装置112通信地耦合202到电路板100的自举处理器(bsp)102与处理器互连器106b之间的多个第一信号路径110b；将该装置通信地耦合204到电路板100的处理器互连器106b与外围接口108a之间的多个第二信号路径110a；以及经由装置112中的一个或多个第三信号路径110c将bsp 102通信地耦合206到外围接口108a。
46.图4的方法与图2的不同之处在于，图4的方法包括经由装置112中的一个或多个第四信号路径将一个或多个其他嵌入式外围设备114通信地耦合402到bsp 102。嵌入式外围设备114是其功能部件包括在装置112中或装置的部件中而不使用中间外围接口108a、108b的外围设备。例如，装置112包括一个或多个嵌入式gpu、nic、存储设备或可以理解的其他嵌入式设备，从而进一步扩展电路板100可用的功能性。因此，装置112使用未填充的处理器互连器106b来将通信地耦合到bsp 102的附加外围设备114添加到电路板100。
47.为了进一步解释，图5阐述了示出用于使用未填充的处理器互连器进行信号桥接的示例性方法的流程图，该方法包括：将装置112通信地耦合202到电路板100的自举处理器(bsp)102与处理器互连器106b之间的多个第一信号路径110b；将该装置通信地耦合204到电路板100的处理器互连器106b与外围接口108a之间的多个第二信号路径110a；以及经由装置112中的一个或多个第三信号路径110c将bsp 102通信地耦合206到外围接口108a。
48.图5的方法与图2的不同之处在于，图5的方法包括经由装置112的一个或多个信号端接器116端接502第一信号路径110b中的一个或多个第一信号路径。端接器116端接经由第一信号路径110b载送到处理器互连器106b的来自bsp 102的信号。例如，端接器116匹配第一信号路径110b的特性阻抗，以防止信号反射、失真或其他信号特性。例如，假设bsp 102经由第一信号路径110b向处理器互连器106b提供输出信号。进一步假设这些输出信号不需要桥接到外围接口108a或提供到另一部件。相反，这些信号被载送到端接器116。在一些实施方案中，端接器116包括无源端接器，诸如电阻器。在其他实施方案中，端接器116包括有源端接器，诸如稳压器。此类稳压器控制施加到电阻器的电压，从而影响施加到来自bsp 102的信号的电阻。
49.为了进一步解释，图6阐述了示出用于使用未填充的处理器互连器进行信号桥接的示例性方法的流程图，该方法包括：将装置112通信地耦合202到电路板100的自举处理器(bsp)102与处理器互连器106b之间的多个第一信号路径110b；将该装置通信地耦合204到电路板100的处理器互连器106b与外围接口108a之间的多个第二信号路径110a；以及经由装置112中的一个或多个第三信号路径110c将bsp 102通信地耦合206到外围接口108a。
50.图6的方法与图2的不同之处在于，图6的方法包括经由装置112的一个或多个环回连接件118通信地耦合602第一信号路径110b中的两个或更多个第一信号路径。环回连接件118是装置112中导电地耦合两个信号路径110b的信号通路。因此，经由第一信号路径110b来自bsp 102的输出信号由bsp 102经由第二信号路径110b接收作为输入信号。
51.在一些实施方案中，如图5所述的端接器116、环回连接件118及其组合在装置112
中的使用确保耦合到装置112的bsp 102的正确功能性。在一些实施方案中，端接器116、环回连接件118的特定配置取决于与装置112结合使用的bsp 102或处理器互连器106b。例如，如果某些输出信号未被端接，则bsp 102的某些型号将无法正常工作。作为另一示例，如果某些输出信号未作为输入信号环回，则bsp 102的某些型号将无法正常工作。因此，本领域技术人员将理解，端接器116、环回连接件118及其组合的特定配置将根据对应bsp 102或处理器互连器106b的设计考虑而变化。
52.在一些实施方案中，bsp 102要使用的特定信令协议取决于端接器116、环回连接件118或其组合的特定配置。因此，重新配置端接器116、环回连接件118或其组合的布置改变了bsp 102要使用的特定信令协议。
53.鉴于以上阐述的解释，读者将认识到使用未填充的处理器互连器进行信号桥接的有益效果包括：
54.·
通过访问其中处理器接口未被应用程序处理器填充的自举处理器的处理能力来提高计算系统的性能。
55.·
通过将装置添加到与应用程序处理器相比制造更便宜且更简单的未填充的处理器接口允许外围接口使用自举处理器来提高计算系统的性能。
56.·
通过使用未填充的处理器接口扩展电路板上的外围设备或外围接口的数量来提高计算系统的性能。
57.图中的流程图和框图示出了根据本公开的各种实施方案的系统、方法和计算机程序产品的可能具体实施的体系结构、功能和操作。就这一点而言，流程图或框图中的每个框可表示指令的包括用于实现指定逻辑功能的一个或多个可执行指令的模块、段或部分。在一些另选的具体实施中，框中指出的功能可不按照图中指出的顺序发生。例如，取决于所涉及的功能，连续示出的两个框实际上可基本上同时执行，或者这些框有时可以相反顺序执行。还将注意到，框图和/或流程图图示中的每个框以及框图和/或流程图图示中的框的组合可由执行指定功能或动作或者执行专用硬件和计算机指令的组合的基于专用硬件的系统来实现。
58.本公开的优点和特征可通过以下陈述进一步描述：
59.1.一种使用未填充的处理器互连器进行信号桥接的方法，该方法包括：将装置通信地耦合到电路板的自举处理器(bsp)与处理器互连器之间的多个第一信号路径；将该装置通信地耦合到该电路板的该处理器互连器与外围接口之间的多个第二信号路径；以及经由该装置中的一个或多个第三信号路径将该bsp通信地耦合到该外围接口。
60.2.根据权利要求1所述的陈述，其中该装置包括印刷电路板并且该一个或多个第三信号路径各自包括导电迹线。
61.3.根据陈述1至2中任一项所述的方法，其中该装置被配置为当安装在该电路板的该处理器互连器中时将该bsp通信地耦合到该外围接口。
62.4.根据陈述1至3中任一项所述的方法，其中该装置包括一个或多个其他外围接口，并且该方法还包括经由该装置中的一个或多个第四信号路径将该一个或多个其他外围接口通信地耦合到该bsp。
63.5.根据陈述1至4中任一项所述的方法，其中该装置包括一个或多个嵌入式外围设备，并且该方法还包括经由该装置中的一个或多个第四信号路径将该一个或多个嵌入式外
围设备通信地耦合到该bsp。
64.6.根据陈述1至5中任一项所述的方法，该方法还包括经由该装置的一个或多个信号端接器端接该第一信号路径中的一个或多个第一信号路径。
65.7.根据陈述1至6中任一项所述的方法，该方法还包括经由该装置的一个多个环回连接件通信地耦合该第一信号路径中的两个或更多个第一信号路径。
66.8.一种用于使用未填充的处理器互连器进行信号桥接的装置，该装置被配置为执行包括以下各项的步骤：将该装置通信地耦合到电路板的自举处理器(bsp)与处理器互连器之间的多个第一信号路径；将该装置通信地耦合到该电路板的该处理器互连器与外围接口之间的多个第二信号路径；以及经由该装置中的一个或多个第三信号路径将该bsp通信地耦合到该外围接口。
67.9.根据陈述8所述的装置，其中该装置包括印刷电路板并且该一个或多个第三信号路径各自包括导电迹线。
68.10.根据陈述8至9中任一项所述的装置，其中该装置被配置为当安装在该电路板的该处理器互连器中时将该bsp通信地耦合到该外围接口。
69.11.根据陈述8至10中任一项所述的装置，该装置还包括：一个或多个其他外围接口；和一个或多个第四信号路径，该一个或多个第四信号路径被配置为将该一个或多个其他外围接口通信地耦合到该bsp。
70.12.根据陈述8至11中任一项所述的装置，该装置还包括：一个或多个嵌入式外围设备；和一个或多个第四信号路径，该一个或多个第四信号路径被配置为将该一个或多个嵌入式外围设备通信地耦合到该bsp。
71.13.根据陈述8至12中任一项所述的装置，该装置还包括一个或多个信号端接器，该一个或多个信号端接器被配置为端接该第一信号路径中的一个或多个第一信号路径。
72.14.根据陈述8至13中任一项所述的装置，该装置还包括一个或多个环回连接件，该一个或多个环回连接件被配置为耦合该第一信号路径中的两个或更多个第一信号路径。
73.15.一种用于使用未填充的处理器互连器进行信号桥接的电路板，该电路板包括：自举处理器；外围接口；处理器互连器；和安装在该处理器互连器中的装置，该装置包括：将该装置通信地耦合到电路板的自举处理器(bsp)与处理器互连器之间的多个第一信号路径；
74.将该装置通信地耦合到该电路板的该处理器互连器与外围接口之间的多个第二信号路径；以及
75.经由该装置中的一个或多个第三信号路径将该bsp通信地耦合到该外围接口。
76.16.根据陈述15所述的电路板，其中该装置包括印刷电路板并且该一个或多个第三信号路径各自包括导电迹线。
77.17.根据陈述15至16中任一项所述的电路板，其中该装置还包括：一个或多个其他外围接口；和一个或多个第四信号路径，该一个或多个第四信号路径被配置为将该一个或多个其他外围接口通信地耦合到该bsp。
78.18.根据陈述15至17中任一项所述的电路板，其中该装置还包括：一个或多个嵌入式外围设备；和一个或多个第四信号路径，该一个或多个第四信号路径被配置为将该一个或多个嵌入式外围设备通信地耦合到该bsp。
79.19.根据陈述15至18中任一项所述的电路板，其中该装置还包括一个或多个信号端接器，该一个或多个信号端接器被配置为端接该第一信号路径中的一个或多个第一信号路径。
80.20.根据陈述15至19中任一项所述的电路板，其中该装置还包括一个或多个环回连接件，该一个或多个环回连接件被配置为耦合该第一信号路径中的两个或更多个第一信号路径。
81.从前面的描述将理解，可在本公开的各种实施方案中进行修改和改变。本说明书中的描述仅用于说明目的，而不应以限制性意义进行解释。本公开的范围仅由所附权利要求书的语言限定。