技术特征：
1.一种仲裁器，包括仲裁执行电路，其中，所述仲裁执行电路包括n个输入端、与所述n个输入端一一对应的n个输出端和n个仲裁子电路，所述n个输入端按优先级从高到低的依次包括第1输入端至第n输入端，所述n个仲裁子电路的输入端和输出端分别与所述n个输入端和所述n个输出端一一对应电连接；除与所述第n输入端电连接的第n个仲裁子电路之外的其他n-1个仲裁子电路还包括反相输出端，所述n-1个仲裁子电路中的每个仲裁子电路配置为对电连接的对应的输入端输入的信号进行反相处理并将反相处理结果通过所述每个仲裁子电路的反相输出端输出；与所述第1输入端电连接的第1个仲裁子电路还配置为将所述第1输入端输入的信号输出至所述n个输出端中对应的第1输出端；与第i输入端电连接的第i个仲裁子电路还和i-1个仲裁子电路的反相输出端电连接，其中，所述i-1个仲裁子电路为与所述第1输入端至第i-1输入端电连接的仲裁子电路，所述第i个仲裁子电路还被配置为，对所述第i输入端输入的信号以及所述i-1个仲裁子电路的反相输出端输出的信号进行逻辑与运算，将运算结果输出至所述n个输出端中与所述第i输入端对应的第i输出端，其中，n为大于等于2的整数，i为大于1且小于n的整数。2.根据权利要求1所述的仲裁器，其中，所述第1个仲裁子电路包括反相模块，所述反相模块与所述第1输入端和所述第1个仲裁子电路的反相输出端电连接，且配置为对所述第1输入端输入的信号进行反相处理，并将反相处理结果通过所述第1个仲裁子电路的反相输出端输出。3.根据权利要求1所述的仲裁器，其中，所述第i个仲裁子电路包括反相模块和与运算模块，所述反相模块与所述第i输入端和所述第i个仲裁子电路的反相输出端电连接，且配置为对所述第i输入端输入的信号进行反相处理，并将反相处理结果通过所述第i个仲裁子电路的反相输出端输出；所述与运算模块与所述第i输出端、所述第i输入端、所述i-1个仲裁子电路的反相输出端电连接，且配置为对所述第i输入端输入的信号、以及所述i-1个仲裁子电路的反相输出端输出的信号进行与运算，将运算结果输出至所述第i输出端。4.根据权利要求1所述的仲裁器，其中，所述第n个仲裁子电路还和所述n-1个仲裁子电路的反相输出端电连接，所述第n个仲裁子电路还被配置为，对所述第n输入端输入的信号以及所述n-1个仲裁子电路的反相输出端输出的信号进行逻辑与运算，将运算结果输出至对应的第n输出端。5.根据权利要求4所述的仲裁器，其中，所述第n个仲裁子电路包括与运算模块，所述与运算模块与所述第n输出端、所述第n输入端、所述n-1个仲裁子电路的反相输出端电连接，且配置为对所述第n输入端输入的信号、以及所述n-1个仲裁子电路的反相输出端输出的信号进行与运算，将运算结果输出至所述第n输出端。6.根据权利要求3所述的仲裁器，其中，所述反相模块包括反相器，所述与运算模块包括至少一个与门。
7.根据权利要求4所述的仲裁器，其中，所述与运算模块包括一个与门，所述一个与门的输入端口的总数大于等于i，所述一个与门的输入端口分别与所述第i输入端和所述i-1个仲裁子电路的反相输出端电连接，所述一个与门的输出端口与所述第i输出端电连接。8.根据权利要求4所述的仲裁器，其中，所述运算模块包括m级与运算单元，每级与运算单元包括至少一个与门；第一级与运算单元包括p1个与门，所述p1个与门的输入端口与所述第i输入端和所述i-1个仲裁子电路的反相输出端分别电连接；第j级与运算单元包括p
j
个与门，所述p
j
个与门的输入端口与第j-1级与运算单元包括的p
j-1
个与门的输出端口分别电连接；第m级与运算单元包括1个与门，所述1个与门的输出端口与所述第i输出端电连接；其中，p1、p
j
、p
j-1
、m和j均为正整数，j大于1小于等于m，m大于1。9.根据权利要求6所述的仲裁器，其中，p1根据i和p1个与门中的各个与门的输入端口的数量确定；p
j
根据p
j-1
和p
j
个与门中的各个与门的输入端口的数量确定。10.根据权利要求3所述的仲裁器，其中，每个仲裁子电路还包括至少一个缓冲器，所述第1个仲裁子电路中的缓冲器位于所述第1输入端和所述第1输出端之间；所述第i个仲裁子电路中的缓冲器位于所述第i输入端和所述与运算模块之间。11.根据权利要求5所述的仲裁器，其中，所述第n个仲裁子电路中的缓冲器位于所述第n输入端和所述与运算模块之间。12.根据权利要求1所述的仲裁器，其中，所述n个输出端输出的信号组成独热编码形式。13.根据权利要求1-12任一项所述的仲裁器，还包括优先级选择电路，其中，所述优先级选择电路配置为在选择信号的控制下，将n个请求信号按照从低位至高位或者从高位至低位的顺序分别输入至所述第1输入端至所述第n输入端。14.根据权利要求13所述的仲裁器，其中，所述选择信号包括第一选择信号和第二选择信号，所述n个请求信号构成二进制序列，响应于所述选择信号为所述第一选择信号，所述优先级选择电路配置为在所述第一选择信号的控制下，将所述n个请求信号按照从低位至高位的顺序分别输入所述第1输入端至所述第n输入端，所述仲裁器的优先级顺序为低位优先级最高；响应于所述选择信号为所述第二选择信号，所述优先级选择电路配置为在所述第二选择信号的控制下，将所述n个请求信号按照从高位至低位的顺序分别输入所述第1输入端至所述第n输入端，所述仲裁器的优先级顺序为高位优先级最高。15.根据权利要求14所述的仲裁器，其中，所述优先级选择电路包括分别与所述n个输入端一一对应的n个2路选择模块，每个2路选择模块包括第一输入端口、第二输入端口和输出端口，每个2路选择模块配置为在所述选择信号的控制下，将所述第一输入端口或所述第二输入端口中的信号从所述输出端口输出；
其中，所述仲裁器还包括分别与所述n个输入端一一对应的n个信号输入端，所述n个请求信号按照从低位至高位或高位至低位的顺序分别输入第1个信号输入端至第n个信号输入端；其中，所述n个2路选择模块中的第k个2路选择模块的输出端口电连接第k输入端，所述第k个2路选择模块的第一输入端口电连接至所述n个信号输入端中的第k个信号输入端，所述第k个2路选择模块的第二输入端口电连接至所述n个信号输入端中的第n+1-k个信号输入端，其中，k为正整数且小于等于n。16.根据权利要求1-12任一项所述的仲裁器，其中，所述n个输出端输出的信号组成独热编码形式，所述仲裁器还包括转换电路，所述转换电路与所述n个输出端电连接，且配置为将所述n个输出端输出的独热编码形式信号转换为对应的二进制索引值。17.一种电子装置，包括如权利要求1-16任一所述的仲裁器。
技术总结
一种仲裁器及电子装置，该仲裁器包括仲裁执行电路，该仲裁执行电路包括N个输入端、与N个输入端一一对应的N个输出端和N个仲裁子电路，N个仲裁子电路分别与N个输入端和N个输出端一一对应电连接；除与第N输入端电连接的第N个仲裁子电路之外的其他N-1个仲裁子电路还包括反相输出端；与第i输入端电连接的第i个仲裁子电路还和i-1个仲裁子电路的反相输出端电连接，第i个仲裁子电路还被配置为对第i输入端输入的信号以及i-1个仲裁子电路的反相输出端的信号进行逻辑与运算，将运算结果输出至N个输出端中与第i输入端对应的第i输出端，N为大于等于2的整数，i为整数且依次取2至N。该仲裁器简化了电路结构，有利于后端的时序收敛。有利于后端的时序收敛。有利于后端的时序收敛。
技术研发人员：ꢀ(74)专利代理机构
受保护的技术使用者：上海壁仞智能科技有限公司
技术研发日：2022.03.10
技术公布日：2022/6/1