引脚配置方法、控制装置和存储介质与流程

1.本技术涉及电子技术领域，尤其是一种引脚配置方法、控制装置和存储介质。


背景技术：

2.测试是产品开发过程中不可或缺的一个步骤，任何产品都需要经过充分的测试才能保证自身功能正确和运行的可靠性。测试的过程中通常需要给待测产品输入一些特定波形或采集并解析来自待测产品的信号，例如给待测产品输入高低电平，采集待测产品输出的电平或波形来测试相关功能。
3.在测试过程中，若要向待测产品输出高低电平、输出波形，采集电平或波形，每次修改调整时都要修改代码，然后重新编译、固化或综合、分配引脚、布线实现、固化，整个流程比较费时，哪怕只是修改一个引脚或扩展一路输出，也需要重新走一遍流程，灵活性不高，导致测试时间长。


技术实现要素：

4.基于此，有必要针对测试时间长的问题，提供一种能够节省测试时间的引脚配置方法、控制装置和存储介质。
5.一种引脚配置方法，应用于控制装置，所述方法包括：
6.接收上位机发送的引脚配置指令；
7.解析所述引脚配置指令，获得引脚配置数据；所述引脚配置数据包括引脚配置位中的数据；
8.根据所述引脚配置位中的数据确定对应的目标引脚；所述引脚配置位与所述控制装置中的引脚标识预先绑定；
9.通过所述目标引脚进行信号传输。
10.一种控制装置，其所述控制装置用于实现各方法的步骤。
11.一种计算机可读存储介质，其上存储有计算机程序，所述计算机程序被处理器执行时实现各方法的步骤。
12.上述引脚配置方法、控制装置和存储介质，接收上位机发送的引脚配置指令，解析引脚配置指令，获得引脚配置数据，根据引脚配置位中的数据确定对应的目标引脚，引脚配置位与控制装置中的引脚标识预先绑定，通过目标引脚传输控制装置生成的信号，由于预先绑定引脚，那么在上位机可以配置任意已绑定的控制装置的引脚传输信号，提高控制装置的兼容性和灵活性，节省测试时间。
附图说明
13.图1为一个实施例中引脚配置方法的应用环境图；
14.图2为一个实施例中引脚配置方法的流程示意图；
15.图3为一个实施例中控制装置的结构示意图。
具体实施方式
16.应当理解，此处所描述的具体实施例仅仅用以解释本技术，并不用于限定本技术。
17.下面将结合本技术实施例中的附图，对本技术实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本技术的一部分实施例，而不是全部的实施例。基于本技术中的实施例，本领域普通技术人员在没有付出创造性劳动前提下所获得的所有其他实施例，都属于本技术保护的范围。
18.需要说明，本技术实施例中所有方向性指示(诸如上、下、左、右、前、后
……
)仅用于解释在某一特定姿态(如附图所示)下各部件之间的相对位置关系、运动情况等，如果该特定姿态发生改变时，则该方向性指示也相应地随之改变，所述的连接可以是直接连接，也可以是间接连接。
19.另外，在本技术中如涉及“第一”、“第二”等的描述仅用于描述目的，而不能理解为指示或暗示其相对重要性或者隐含指明所指示的技术特征的数量。由此，限定有“第一”、“第二”的特征可以明示或者隐含地包括至少一个该特征。另外，各个实施例之间的技术方案可以相互结合，但是必须是以本领域普通技术人员能够实现为基础，当技术方案的结合出现相互矛盾或无法实现时应当认为这种技术方案的结合不存在，也不在本技术要求的保护范围之内。
20.在一个实施例中，如图1所示，为一个实施例中引脚配置方法的应用环境图。图1中包括上位机110、控制装置120和待测产品130。上位机110具体可以是但不限于是各种个人计算机、笔记本电脑、智能手机、平板电脑和便携式可穿戴设备。控制装置120具体可以单不限于是单片机、fpga(field programmable gate array，现场可编程门阵列)、cpld(complex programmable logic device，复杂可编程逻辑器件)等。上位机110与控制装置120进行有线或无线方式的通信。控制装置120可支持多种待测产品130。待测产品130可以是各种需要测试的设备。
21.在一个实施例中，如图2所示，为一个实施例中引脚配置方法的流程示意图，包括以下步骤：
22.步骤202，接收上位机发送的引脚配置指令。
23.其中，引脚配置指令用于配置控制装置所生成的信号所对应的引脚。上位机的作用是开启或关闭寄存器某一个位对应的功能。上位机读写寄存器，寄存器相应的位生效实现具体功能。
24.具体地，上位机根据目标引脚标识，结合引脚配置位于控制装置中的引脚标识的绑定关系，确定引脚配置指令。控制装置通过转接芯片接收上位机发送的引脚配置指令。其中，该转接芯片用于将usb(universal serial bus，通用串行总线)信号转为并行fifo(first input first output，先进先出)双向数据传输接口信号。
25.步骤204，解析引脚配置指令，获得引脚配置数据；引脚配置数据包括引脚配置位中的数据。
26.其中，引脚配置数据包括引脚配置位中的数据，还可以包括寄存器地址，还可以包括读写标志位的数据。引脚配置数据位是配置哪些引脚的位(bit)。填入引脚配置位中的数字即为引脚配置位中的数据。以引脚配置位中的数据为二进制数据为例进行说明，数据可以是0和1。
27.具体地，控制装置将该测试指令转化为总线，获得引脚配置数据。
28.步骤206，根据引脚配置位中的数据确定对应的目标引脚；引脚配置位与控制装置中的引脚标识预先绑定。
29.其中，引脚配置数据位的位数可根据需求配置。引脚配置数据位的位数大于或等于引脚个数。引脚配置位用于表征寄存器中的一个位。引脚标识用于唯一标识芯片的某个引脚。引脚配置数据位唯一对应一个引脚。一个引脚可以对应多个引脚配置数据位。引脚配置位与控制装置中的引脚标识在控制装置的寄存器中预先绑定。
30.具体地，引脚配置数据中的至少一部分引脚配置数据位与引脚标识具有预先的绑定关系。控制装置根据引脚配置位中的数据确定对应的目标引脚。当引脚配置位中的数据为有效数据，有效数据如该数据为1，则为1的引脚配置所对应的引脚为目标引脚。
31.例如引脚配置数据中有8个引脚配置数据位，第1～4个引脚配置数据位对应输入，第5～8个引脚配置数据位对应输出；第1个引脚配置数据位对应a引脚，第2个引脚配置数据位对应b引脚，第3个引脚配置数据位对应c引脚，第4个引脚配置数据位对应d引脚，第5个引脚配置数据位对应a引脚，第6个引脚配置数据位对应b引脚，第7个引脚配置数据位对应c引脚，第8个引脚配置数据位对应d引脚。引脚配置数据为10000100，那么第1个引脚配置数据位是1，说明对应的操作需要执行，那么从a引脚输入某数据，第2～5引脚无数据传输。第6个引脚配置数据位为1，说明对应的操作需要执行，那么从b引脚输出数据。
32.步骤208，通过目标引脚进行信号传输。
33.具体地，控制装置生成的信号可以但不限于是单比特输入信号、单比特输出信号、pwm信号、片选信号、时钟信号等。控制装置通过目标引脚向待测产品传输控制装置生成的信号。控制装置还可通过目标引脚接收待测产品发送的信号。
34.上述引脚配置方法，接收上位机发送的引脚配置指令，解析引脚配置指令，获得引脚配置数据，根据引脚配置位中的数据确定对应的目标引脚，引脚配置位与控制装置中的引脚标识预先绑定，通过目标引脚传输控制装置生成的信号，由于预先绑定引脚，那么在上位机可以配置任意已绑定的控制装置的引脚传输信号，不需要在控制装置侧再重新编译、布线、生成、固化等，提高控制装置的兼容性和灵活性，节省测试时间。
35.在一个实施例中，引脚配置位预先配置控制装置所生成的信号与引脚标识的绑定关系；
36.根据引脚配置位中的数据确定对应的目标引脚，包括：当存在引脚配置位中的数据为有效数据的目标引脚配置位时，确定目标引脚配置位所对应的引脚标识；根据目标引脚配置位所对应的引脚标识确定目标引脚。
37.通过目标引脚进行信号传输，包括：根据该绑定关系，确定目标引脚配置位所对应的目标信号；目标信号是控制装置所生成的；通过目标引脚传输目标信号。
38.其中，引脚配置位-信号-引脚标识之间具有绑定关系。该绑定关系存储于寄存器中。上位机通过在寄存器写入数据，实现对应的功能。例如，第1个引脚配置位对应时钟信号，绑定a引脚。以引脚配置位中的数据为二进制，0和1，那么1为有效数据，为1的引脚配置位则为目标引脚配置位。在控制装置中，一个信号对应多个引脚，一个引脚也可以对应多种信号。
39.具体地，当某引脚配置位中的数据位为有效数据时，该引脚配置位则为目标引脚
配置位，控制装置确定该目标引脚配置位所对应的引脚标识。将该目标引脚配置位所对应的引脚标识作为目标引脚。
40.根据引脚配置位-信号-引脚标识之间的绑定关系，确定目标引脚配置位所对应的目标信号。例如，绑定关系为第1个引脚配置位对应时钟信号，绑定a引脚；而第1引脚配置位的数据为1，那么目标信号为时钟信号。也即，引脚配置位的数据为1时，响应于对目标信号的发送操作，通过该目标引脚传输目标信号。
41.本实施例中，当存在引脚配置位中的数据为有效数据的目标引脚配置位时，确定目标引脚配置位所对应的引脚标识，从而得到目标引脚；根据绑定关系，确定目标引脚配置位所对应的目标信号，通过目标引脚传输目标信号，那么通过预先在控制装置中配置引脚配置位-信号-引脚标识，上位机能够选择信号传输的引脚，不需要控制装置重新进行固化等操作，减少测试时间。
42.在一个实施例中，引脚配置数据包括寄存器地址；当存在引脚配置位中的数据为有效数据的目标引脚配置位时，确定目标引脚配置位所对应的引脚标识，包括：
43.确定寄存器地址对应的目标寄存器；目标寄存器中存储绑定关系；
44.当存在引脚配置位中的数据为有效数据的目标引脚配置位时，基于目标寄存器中存储的绑定关系，确定目标引脚配置位所对应的引脚标识。
45.其中，绑定关系即引脚配置位-信号-引脚标识。控制装置中包含寄存器。寄存器地址用于唯一标识寄存器。例如，第一个寄存器是reg1，第二个寄存器是reg2等。控制装置中每个寄存器的寄存器地址不同。且每个寄存器中存储的绑定关系不一致。一个寄存器可对应实现一些功能。
46.具体地，控制装置确定该寄存器地址所对应的目标寄存器。当存在引脚配置位中的数据为有效数据的目标引脚配置位时，基于目标存储器中存储的绑定关系，确定目标引脚配置位所对应的引脚标识。例如目标寄存器reg1，目标引脚配置位为第1位，那么第1位对应的引脚标识a即为目标引脚标识。
47.本实施例中，确定寄存器地址对应的目标寄存器，当存在引脚配置位中的数据为有效数据的目标引脚配置位时，基于目标寄存器中存储的绑定关系，确定目标引脚配置位所对应的引脚标识；该寄存器地址作为目录，查找在该目录下的绑定关系，则不需遍历控制装置中的所有引脚，提高引脚确定效率，从而减少测试时间。
48.在一个实施例中，引脚配置方法还包括：接收上位机发送的模块配置指令；
49.解析模块配置指令，获得模块配置数据；
50.根据模块配置数据配置对应的功能模块，获得已配置的功能模块；
51.通过目标引脚传输目标信号，包括：
52.响应于对目标信号的发送操作，在目标信号为已配置的功能模块所生成的信号的情况下，通过已配置的功能模块生成目标信号，通过目标引脚传输目标信号。
53.其中，功能模块包括io(input/output)模块、pwm(pulse width modulation，脉冲宽度调制)模块、uart(universal asynchronous receiver/transmitter，通用异步收发传输器)模块、iic(inter-integrated circuit，集成电路总线)模块、spi(serial peripheral interface，串行外设接口)模块中的至少一种。
54.对于pwm模块，模块配置数据包括但不限于pwm波形占空比、pwm波形频率。
55.对于uart模块，模块配置数据包括但不限于波特率配置值。
56.对于spi模块，模块配置数据包括但不限于空闲时钟信号是高电平还是低电平、sck(continuous serial clock，串行时钟)是上升沿采样还是下降沿采样。
57.对于iic模块，模块配置参数包括但不限于传输的字节数。
58.具体地，控制装置接收上位机发送的模块配置指令，解析模块配置指令，获得模块配置数据。控制装置根据模块配置数据配置对应的功能模块，获得已配置的功能模块。响应于在控制装置上触发的对目标信号的发送操作，在目标信号为已配置的功能模块所生成的信号的情况下，通过该已配置的功能模块生成该目标信号，通过目标引脚传输该目标信号。(这里只说了发送，没有说接收)例如，模块配置数据为pwm信号占空比，那么按照pwm信号占空比配置pwm模块，目标信号为pwm信号；响应于对pwm信号的发送操作，通过已配置的pwm模块生成该pwm信号占空比的目标信号，通过目标引脚传输该目标信号。
59.本实施例中，引脚配置数据中还可以包括模块配置数据，可基于该模块配置数据配置对应的功能模块，并通过已配置的功能模块生成目标信号，提高控制装置的通用性。
60.在一个实施例中，功能模块包括io模块、pwm模块、uart模块、iic模块、spi模块中的至少一种。
61.具体地，io模块用于将上位机下发的测试指令中提取出电平是输入还是输出，高电平还是低电平。下述表格中的we、re、wdata、rdata、addr组成引脚配置数据。
62.如表1所示，表1是io模块信号列表。
63.信号i/o+位宽说明sys_clkinput[0:0]系统时钟sys_rst_ninput[0:0]系统复位信号，低有效weoutput[0:0]sfr总线写标志信号reoutput[0:0]sfr总线读标志信号wdataoutput[7:0]sfr总线写数据rdatainput[7:0]sfr总线读数据addroutput[7:0]sfr总线操作地址sig_in(*n)input输入n组高或低电平sig_out(*n)output输出n组高或低电平
[0064]
pwm模块可包括pwm输入模块和pwm输出模块。pwm输入模块用于测试待测产品输出的pwm信号的频率和占空比pwm输出模块用于pwm输出模块用于给待测产品提供频率以及占空比可调的pwm信号。
[0065]
如表2所示，表2是pwm输出模块信号列表。
[0066]
信号i/o+位宽说明sys_clkinput[0:0]系统时钟sys_rst_ninput[0:0]系统复位信号，低有效weoutput[0:0]sfr总线写标志信号reoutput[0:0]sfr总线读标志信号wdataoutput[7:0]sfr总线写数据rdatainput[7:0]sfr总线读数据
addroutput[7:0]sfr总线操作地址dutyinput[7:0]pwm波形占空比，支持1％精度调节freqinput[23:0]pwm波形的频率(换算为计数器终值)pwm_outoutput[0:0]pwm波形输出
[0067]
pwm输入模块：
[0068]
舍弃开头一段，间隔测三次取平均，测测试样品输出的pwm频率和占空比上传。如表3所示，表3是pwm输入模块信号列表。
[0069]
信号i/o+位宽说明sys_clkinput[0:0]系统时钟sys_rst_ninput[0:0]系统复位信号，低有效weoutput[0:0]sfr总线写标志信号reoutput[0:0]sfr总线读标志信号wdataoutput[7:0]sfr总线写数据rdatainput[7:0]sfr总线读数据addroutput[7:0]sfr总线操作地址pwm_ininput[0:0]pwm波形输入dutyoutput[7:0]pwm波形占空比，以％为单位freqoutput[23:0]pwm波形的频率(计数器终值)erroroutput[0:0]3次测得频率或占空比相差过大
[0070]
uart(universal asynchronous receiver/transmitter，通用异步收发传输器)模块用于配置波特率可调节的信号。
[0071]
如表4所示，表4是uart模块信号列表。
[0072]
信号i/o+位宽说明sys_clkinput[0:0]系统时钟sys_rst_ninput[0:0]系统复位信号，低有效weoutput[0:0]sfr总线写标志信号reoutput[0:0]sfr总线读标志信号wdataoutput[7:0]sfr总线写数据rdatainput[7:0]sfr总线读数据addroutput[7:0]sfr总线操作地址tx_datainput[7:0]将要发送的8位数据tx_triginput[0:0]发送触发信号uart_txoutput[0:0]发送引脚，将待发数据逐位发出tx_doneoutput[0:0]发送完成标志baud_rateinput[19:0]波特率配置值uart_rxinput[0:0]uart接收输入信号rx_dataoutput[7:0]接收到的8位数据rx_doneoutput[0:0]接收正常完成标志rx_erroroutput[0:0]接受出错标志
[0073]
iic(inter-integrated circuit，集成电路总线)模块用于传输数据，且可用于调节一次传输多少个字节。
[0074]
如表5所示，表5是iic模块的信号列表。
[0075][0076][0077]
spi(serial peripheral interface，串行外设设备接口)模块用于传输数据，还可用于测量spi空闲时的时钟信号时高电平还是低电平，sck的是上升沿采样还是下降沿采样。
[0078]
如表6所示，表6为spi模块的信号列表。
[0079][0080][0081]
本实施例中，通过io模块、pwm模块、uart模块、iic模块、spi模块等，能够实现对待测设备的多样化测试。
[0082]
在一个实施例中，该引脚配置方法，还包括：当检测到引脚配置数据中包含从同一引脚同时输出至少两种数据、从同一引脚同时输入至少两种引脚配置数据或者从同一引脚同时输入且输出数据时，向上位机反馈错误。
[0083]
具体地，同一引脚同时输出至少两种数据的情况或者是：控制装置中还包括寄存器b，且寄存器b中绑定的引脚与寄存器a中绑定的引脚部分相同，则有可能出现从同一引脚同时输入两种数据，或者从同一引脚同时输入至少两种引脚配置数据的错误。在同一个寄存器中，可能存在不同引脚配置数据位对应同一个引脚的情况，因此可能存在同一引脚同时输入且输出数据的错误。
[0084]
本实施例中，当检测到引脚配置数据中包含从同一引脚同时输出至少两种数据、从同一引脚同时输入至少两种引脚配置数据或者从同一引脚同时输入且输出数据时，向上
位机反馈错误，能够向上位机报错，避免对待测产品的测试结果出错。
[0085]
在一个实施例中，操作指令是上位机根据目标引脚，结合引脚配置位与控制装置中的引脚标识的绑定关系所确定的。
[0086]
具体地，上位机基于目标引脚以及引脚标识与引脚配置数据位的绑定关系，确定操作指令。引脚配置数据位与引脚标识的绑定关系例如第1～4个引脚配置数据位对应输入，第5～8个引脚配置数据位对应输出。第1个引脚配置数据位对应a引脚，第2个引脚配置数据位对应b引脚，第3个引脚配置数据位对应c引脚，第4个引脚配置数据位对应d引脚，第5个引脚配置数据位对应a引脚，第6个引脚配置数据位对应b引脚，第7个引脚配置数据位对应c引脚，第8个引脚配置数据位对应d引脚。那么，若需要从b引脚输入，那么第1～4个引脚配置数据位为0100；若需要从d引脚输出，那么第5～8个引脚配置数据位为0001，由此可获得测试指令。
[0087]
本实施例中，在上位机端可以配置任意已绑定的控制装置的引脚为输入或输出，不需要在控制装置侧再重新编译、布线、生成、固化等，提高控制装置的兼容性和灵活性，节省测试时间。
[0088]
在一个实施例中，该引脚配置方法还包括：接收上位机发送的地址位宽扩展指令，根据地址位宽扩展指令增加可用的寄存器。
[0089]
本实施例中，增大总线的地址位宽可以使用更多的寄存器，使得上位机可配置的参数以及可输入的信号可增加，提高测试效率。
[0090]
在一个实施例中，该引脚配置方法还包括：接收上位机发送的数据位宽扩展指令；根据数据位宽扩展指令增加可配置参数。
[0091]
本实施例中，增大总线的数据位宽可以使得上位机向寄存器中写值的同时配置多个参数，提高测试效率。
[0092]
在一个实施例中，如图3所示，为一个实施例中控制装置的结构示意图。图3应用于产品测试场景中，主要由上位机控制控制装置，控制装置如单片机/fpga/cpld实现。寄存器表为寄存器的集合。
[0093]
传统的测试方式是上位机发送测试指令，并指定信号传输的引脚；若需要修改测试相关配置，如引脚，那么控制装置需要重新编译、固化或综合、分配引脚、布线实现等，测试时间长。
[0094]
本技术实施例中的上位机可以通过usb接口配置控制装置的任一gpio(general-purpose input output，通用输入输出端口)为输入或输出。一个gpio上可以选择输出高低电平或输出pwm波形或作为spi、iic、uart协议之一的某个引脚，在切换测试对象而需要调整引脚或协议时，不需要控制装置侧修改代码、编译/综合、布线、生成、固化，只需要在上位机端进行配置即可。
[0095]
本技术实施例实现上位机通过usb配置控制装置各引脚输入或输出测试样品所需要的测试信号，支持输入高低电平检测、输出高低电平、输出pwm波形，输入pwm波形频率检测、spi协议通信、iic协议通信、uart协议通信。利用更多的控制装置的资源使得控制装置的灵活性和兼容性更高，对于相似样品的测试或测试过程中需要调整测试信号的情况，不再需要控制装置侧一遍遍修改代码、编译/综合、布线、生成、固化耗费大量时间，只需要在上位机进行寄存器配置的调整即可。
[0096]
上位机通过usb接口下发指令到控制装置，一条指令由读写标志位、寄存器地址和引脚配置位中的数据组成。控制器解析指令中的信息组成sfr总线，功能模块都挂在sfr总线上。如果该设备最多支持n个待测产品同时测试，那么有2n组(一组多少个视资源而定)用来输出或接收高低电平的gpio，n组pwm输出模块，n个pwm输入检测模块，n个spi主机，n个iic模块，n个uart模块，功能模块的类型和数量是确定的，但是从哪个引脚输入或输出是可配的，以此提高测试过程中的兼容性和灵活性。
[0097]
使用ft245r芯片将usb信号转为并行fifo双向数据传输接口，对fpga来说，输入信号呈现的就是并行fifo双向数据传输接口，为了便于处理，需要将其提取出指令转化为sfr总线，而对于上行的帧，也就需要拼出帧结构，然后逐字节上传。
[0098]
引脚配置数据中包括we、re、wdata、rdata和addr。控制装置基于addr信号从寄存器表中确定对应的目标寄存器，该目标寄存器中存储对应信号与引脚的绑定关系。如下图的绑定关系。we和re即读写数据位，wdta或者rdata中的引脚配置数据位用于指示信号传输至哪个引脚。以目标寄存器为寄存器a，且为写信号标志位，引脚配置数据包含wdata为例，wdata为10000100，那么对应就是iic_sck信号从a脚写入，iic_sda信号从b脚写入。
[0099][0100]
对于所支持的几种功能模块，主要的输入输出信号如下表所示。
[0101]
[0102][0103]
每个寄存器中均存储信号与引脚的绑定关系。
[0104][0105]
将信号和引脚绑定有两种方式，一种是寄存器对应某一个信号，向该寄存器写入引脚标识，就将这个信号和对应引脚绑定了；另一种是寄存器对应某一个引脚，对于上表所示的信号，那么该引脚接什么信号就有n*12种(n为支持同时测试的样品数)选择，向寄存器写入信号所对应的信号标识，将信号标识与引脚标识绑定。此处选择第一种，因为第一种思路更接近于引脚绑定的思路，即告诉信号要连接的引脚标识，引脚标识一般由一个字母加数字组成，字母转为ascii(american standard code for information interchange，美国信息交换标准代码)码，数字转为16进制。这样上位机只需要下发4位16进制数就能绑定一个引脚。绑定引脚的同时，可以决定当前引脚是输入还是输出。这样就实现了在任意引脚输入或输出高低电平、pwm波形，或配置为spi、iic、uart协议的任一信号，提高了测试过程中的兼容性和灵活性。调试或切换样品是，只需要上位机对引脚配置做相应修改就能支持新的测试，省去了修改代码后还需要重新综合实现、布局布线、生成固化等步骤消耗的时间。
[0106]
在一个实施例中，一种引脚配置方法，包括：
[0107]
步骤(a1)，接收上位机发送的模块配置指令。
[0108]
步骤(a2)，解析模块配置指令，获得模块配置数据。
[0109]
步骤(a3)，根据模块配置数据配置对应的功能模块，获得已配置的功能模块。
[0110]
步骤(a4)，接收上位机发送的引脚配置指令。
[0111]
步骤(a5)，解析引脚配置指令，获得引脚配置数据；引脚配置数据包括引脚配置位中的数据和寄存器地址；引脚配置位预先配置控制装置所生成的信号与引脚标识的绑定关系；寄存器地址所对应的寄存器存储绑定关系。
[0112]
步骤(a6)，确定寄存器地址对应的目标寄存器。
[0113]
步骤(a7)，当存在引脚配置位中的数据为有效数据的目标引脚配置位时，基于目标寄存器中存储的绑定关系，确定目标引脚配置位所对应的引脚标识。
[0114]
步骤(a8)，根据目标引脚配置位所对应的引脚标识确定目标引脚。
[0115]
步骤(a9)，根据绑定关系，确定目标引脚配置位所对应的目标信号。目标信号是控制装置所生成的。
[0116]
步骤(a10)，响应于对目标信号的发送操作，在目标信号为已配置的功能模块所生成的信号的情况下，通过已配置的功能模块生成目标信号，通过目标引脚传输目标信号。功能模块包括io模块、pwm模块、uart模块、iic模块、spi模块中的至少一种。
[0117]
步骤(a11)，当检测到引脚配置数据中包含从同一引脚同时输出至少两种数据、从同一引脚同时输入至少两种引脚配置数据或者从同一引脚同时输入且输出数据时，向上位机反馈错误。
[0118]
上述引脚配置方法，接收上位机发送的引脚配置指令，解析引脚配置指令，获得引脚配置数据，根据引脚配置位中的数据确定对应的目标引脚，引脚配置位与控制装置中的引脚标识预先绑定，通过目标引脚传输控制装置生成的信号，由于预先绑定引脚，那么在上位机端可以配置任意已绑定的控制装置的引脚为输入或输出，不需要在控制装置侧再重新编译、布线、生成、固化等，提高控制装置的兼容性和灵活性，节省测试时间。
[0119]
应该理解的是，虽然上述步骤(a1)至步骤(a11)中的各个步骤按照标号指示依次显示，但是这些步骤并不是必然按照箭头或者数字指示的顺序依次执行。除非本文中有明确的说明，这些步骤的执行并没有严格的顺序限制，这些步骤可以以其它的顺序执行。而且，步骤(a1)至步骤(a11)中的至少一部分步骤可以包括多个步骤或者多个阶段，这些步骤或者阶段并不必然是在同一时刻执行完成，而是可以在不同的时刻执行，这些步骤或者阶段的执行顺序也不必然是依次进行，而是可以与其它步骤或者其它步骤中的步骤或者阶段的至少一部分轮流或者交替地执行。
[0120]
关于控制装置的具体限定可以参见上文中对于引脚配置方法的限定，在此不再赘述。上述控制装置中的各个模块可全部或部分通过软件、硬件及其组合来实现。上述各模块可以以硬件形式内嵌于或独立于计算机设备中的处理器中，也可以以软件形式存储于计算机设备中的存储器中，以便于处理器调用执行以上各个模块对应的操作。
[0121]
在一个实施例中，提供了一种控制设备，用于实现上述各方法实施例的步骤。
[0122]
在一个实施例中，提供了一种计算机可读存储介质，其上存储有计算机程序，计算机程序被处理器执行时实现上述各方法实施例的步骤。
[0123]
在一个实施例中，提供了一种计算机程序产品或计算机程序，该计算机程序产品或计算机程序包括计算机指令，该计算机指令存储在计算机可读存储介质中。计算机设备的处理器从计算机可读存储介质读取该计算机指令，处理器执行该计算机指令，使得计算
机设备执行上述各方法实施例中的步骤。
[0124]
本领域普通技术人员可以理解实现上述实施例方法中的全部或部分流程，是可以通过计算机程序来指令相关的硬件来完成，该计算机程序可存储于一非易失性计算机可读存储介质中，该计算机程序在执行时，可包括如上述各方法的实施例中流程。其中，本技术所提供的各实施例中所使用地对存储器、存储、数据库或其它介质的任何引用，均可包括非易失性和易失性存储器中的至少一种。非易失性存储器可包括只读存储器(read-only memory,rom)、磁带、软盘、闪存或光存储器等。易失性存储器可包括随机存取存储器(random access memory,ram)或外部高速缓冲存储器。作为说明而非局限，ram可以是多种形式，比如静态随机存取存储器(static random access memory,sram)或动态随机存取存储器(dynamic random access memory,dram)等。
[0125]
以上所述仅为本技术的优选实施例，并非因此限制本技术的专利范围，凡是利用本技术说明书及附图内容所作的等效结构或等效流程变换，或直接或间接运用在其他相关的技术领域，均同理包括在本技术的专利保护范围内。