编码装置、存储装置和存储装置的操作方法与流程

1.本公开总体涉及一种电子装置，更具体地，涉及一种存储装置和该存储装置的操 作方法。


背景技术：

2.存储器系统是在主机装置(例如，计算机或智能电话)的控制下存储数据的装置。 存储装置可以包括用于存储数据的存储器装置和用于控制存储器装置的存储器控制 器。存储器装置分为易失性存储器装置和非易失性存储器装置。
3.易失性存储器装置是仅当供电时存储数据并且当供电中断时存储的数据消失的 存储器装置。易失性存储器装置可以包括静态随机存取存储器(sram)、动态随机 存取存储器(dram)等。
4.非易失性存储器装置是即使当供电中断时数据也不会消失的存储器装置。非易失 性存储器装置可以包括只读存储器(rom)、可编程rom(prom)、电可编程rom (eprom)、电可擦除rom(eerom)、闪存存储器等。
5.从存储器装置读取的数据可以通过输入/输出信道移动。当读取数据的量大于通 过输入/输出信道移动的数据的量时，会出现瓶颈现象。为了解决该瓶颈现象，有必 要增加输入/输出信道的数量或者通过压缩读取数据来减少数据的量。


技术实现要素：

6.根据本公开的一个实施方式，提供了一种存储装置，该存储装置包括：存储器装 置，其被配置为从包括在从存储器装置的外部接收的数据中的位中提取具有第一逻辑 值的位，生成多个压缩数据块，该多个压缩数据块包括具有第一逻辑值的位和表示具 有第一逻辑值的位在数据中的位置的位置信息，并且响应于数据输出命令而输出多个压缩数据块；以及存储器控制器，其被配置为从存储器装置接收多个压缩数据块，并 且基于包括在多个压缩数据块中的具有第一逻辑值的位和位置信息来恢复数据。
7.根据本公开的另一实施方式，提供了一种操作存储装置的方法，该方法包括：从 通过一个信道发送/接收数据的多个存储器区域接收多个数据块；将多个数据中的每 一个划分为多个部分数据块；从包括在多个部分数据块中的每一个中的位中提取具有第一逻辑值的位，并且生成多个压缩数据块，多个压缩数据块包括具有第一逻辑值的 位和表示具有第一逻辑值的位在部分数据中的位置的位置信息；响应于数据输出命令 而输出多个压缩数据块；以及基于输出多个压缩数据块的顺序、包括在多个压缩数据 块中的具有第一逻辑值的位和位置信息来恢复多个数据块。
附图说明
8.现在将在下文中参照附图更全面地描述实施方式的示例。然而，实施方式可以以 不同的形式实施，并且不应被解释为限于本文阐述的实施方式。
9.在附图中，为了图示清楚，可能放大尺寸。应当理解，当一个元件被称为位于两 个元件“之间”时，该一个元件可以是该两个元件之间的唯一元件，或者也可以存在 一个或更多个中间元件。相同的附图标记始终表示相同的元件。
10.图1是示出根据本公开的一个实施方式的包括存储器装置的存储装置的图。
11.图2是图示根据本公开的一个实施方式的生成压缩数据的方法的图。
12.图3是示出根据本公开的一个实施方式的存储装置的操作方法的图。
13.图4是示出根据本公开的一个实施方式的发送压缩数据的方法的图。
14.图5是示出根据本公开的一个实施方式的压缩和发送从多个存储器区域读取的 多个读取数据的方法的图。
15.图6是示出根据本公开的一个实施方式的混合和发送编码数据的方法的图。
16.图7是示出根据本公开的一个实施方式的存储装置的操作方法的流程图。
17.图8是示出图1所示的存储器装置的图。
18.图9是示出根据本公开的一个实施方式的包括固态驱动器的数据处理系统的图。
19.图10是示出根据本公开的一个实施方式的包括数据存储装置的数据处理系统的 图。
具体实施方式
20.本文公开的具体的结构描述和功能描述仅为例示性的，以用于描述根据本公开的构思的实施方式的目的。根据本公开的构思的实施方式可以以各种形式实现，并且不 应被解释为限于本文阐述的特定实施方式。
21.实施方式提供一种存储装置和该存储装置的操作方法，其能够通过生成表示读取 数据中包括的位中的特定位的值和位置的压缩数据来减少输入/输出数据的量。
22.根据本公开的另一实施方式，提供一种存储器装置，该存储器装置包括：数据接 收器，其被配置为从通过一个信道发送/接收数据的多个存储器区域读取多个读取数 据；数据压缩器，其被配置为从多个读取数据中的每一个生成多个压缩数据；以及数据输出单元，其被配置为响应于数据输出命令而通过信道同时输出所述多个压缩数据。
23.根据本公开的又一实施方式，提供一种编码装置，其被配置为从包括在从外部接 收的数据中的位中提取具有第一逻辑值的位，并且生成多个压缩数据，该多个压缩数 据包括具有第一逻辑值的位和表示具有第一逻辑值的位在数据中的位置的第一位置 信息。
24.图1是示出根据本公开的一个实施方式的包括存储器装置的存储装置的图。
25.参照图1，存储装置50可以包括存储器装置100和用于控制存储器装置100的 操作的存储器控制器200。存储装置50可以是用于在主机的控制下存储数据的装置， 主机例如为移动电话、智能电话、mp3播放器、膝上型计算机、台式计算机、游戏 机、电视机、平板pc或车载信息娱乐系统。
26.存储器装置100可以存储数据。存储器装置100可以在存储器控制器200的控制 下操作。存储器装置100可以包括存储器单元阵列(未示出)，存储器单元阵列包括 用于存储数据的多个存储器单元。
27.存储器单元阵列(未示出)可以包括多个存储块。每个存储块可以包括多个存储 器单元。一个存储块可以包括多个页。在一个实施方式中，页可以是用于将数据存储 在存
储器装置100中或者读取存储在存储器装置100中的数据的单位。存储块可以是用于擦除数据的单位。
28.存储器装置100可以从存储器控制器200接收命令和地址，并且访问存储器单元 阵列中由地址选择的区域。存储器装置100可以对由地址选择的区域执行由命令指示 的操作。例如，存储器装置100可以执行写入操作(编程操作)、读取操作和擦除操 作。在编程操作中，存储器装置100可以将数据编程在由地址选择的区域中。在读取 操作中，存储器装置100可以从由地址选择的区域中读取数据。在擦除操作中，存储器装置100可以擦除存储在由地址选择的区域中的数据。
29.存储器控制器200可以控制存储装置50的整体操作。存储器控制器200可以从 主机接收写入数据和逻辑块地址(lba)，并且将lba转换成物理块地址(pba)， pba表示存储器装置100中包括的要存储数据的存储器单元的地址。在本说明书中， lba和“逻辑地址”可以以相同的含义使用。在本说明书中，pba和“物理地址
”ꢀ
可以以相同的含义使用。
30.存储器控制器200可以响应于来自主机的请求而控制存储器装置100执行编程操 作、读取操作、擦除操作等。在编程操作中，存储器控制器200可以向存储器装置 100提供编程命令、pba和数据。在读取操作中，存储器控制器200可以向存储器装 置100提供读取命令和pba。在擦除操作中，存储器控制器200可以向存储器装置 100提供擦除命令和pba。
31.在一个实施方式中，存储器控制器200可以控制至少两个存储器装置100。存储 器控制器200可以根据交织方案来控制存储器装置，以提高操作性能。交织方案可以 是用于将对至少两个存储器装置100的操作控制为彼此重叠的方案。另选地，交织方 案可以是至少两个存储器装置100彼此并行操作的方案。
32.在本公开的一个实施方式中，存储装置50可以包括用于输出通过压缩读取数据 获得的多个压缩数据的存储器装置100和用于基于多个压缩数据恢复读取数据的存 储器控制器200。
33.存储器装置100可以从包括在从选定存储器单元读取的读取数据中的位中提取 具有第一逻辑值的位。存储器装置100可以生成多个压缩数据，该多个压缩数据包括 表示具有第一逻辑值的位在读取数据中的位置的位置信息。存储器装置100可以响应 于数据输出命令而输出多个压缩数据。
34.存储器控制器200可以从存储器装置100接收多个压缩数据。存储器控制器200 可以基于多个压缩数据中包括的位置信息和具有第一逻辑值的位来恢复读取数据。
35.存储器装置100可以将读取数据划分为多个部分数据(partial data)。存储器装置 100可以在多个部分数据中的每一个中生成多个压缩数据。存储器装置100可以根据 多个部分数据在读取数据中的位置的顺序，输出在多个部分数据中的每一个中生成的 多个压缩数据。
36.存储器装置100可以基于多个压缩数据的大小来确定多个部分数据中的每一个的大小。多个压缩数据中的每一个可以包括表示位置信息的位和表示第一逻辑值的位。
37.存储器装置100可以基于预定压缩比来确定针对多个部分数据中的每一个分配 的多个压缩数据的数量，并且生成对应于该数量的压缩数据。例如，当压缩比是1：4时，存储器装置100可以针对一个部分数据生成四个压缩数据。即使当部分数据中 存在额外的具有第一逻辑值的位的位置时，存储器装置100也可以仅生成对应于所确 定的数量的压缩数
据。本文针对参数使用的词语“预定”(例如，预定压缩比、预定 位置和预定映射顺序等)表示在将该参数用于过程或算法之前确定参数的值。对于一 些实施方式，在过程或算法开始之前确定参数的值。在其它实施方式中，在过程或算法期间但是在参数用于过程或算法之前确定参数的值。
38.存储器控制器200可以基于输出多个压缩数据的顺序确定通过多个压缩数据恢 复的多个部分数据的顺序。存储器控制器200可以根据所确定的顺序恢复读取数据。 也就是说，输出压缩数据的顺序可以成为表示部分数据的位置的信息。
39.存储器控制器200可以按照基于压缩数据中包括的位置信息而确定的位置来恢 复包括具有第一逻辑值的位的多个部分数据。存储器控制器200可以根据接收多个压 缩数据的顺序来确定多个部分数据的顺序，并且通过基于所确定的顺序连接恢复的部分数据来恢复压缩前的读取数据。
40.在本公开的一个实施方式中，存储器装置100可以包括多个存储器区域。存储器 区域可以是能够独立执行操作的单位。例如，存储器装置100可以包括2、4或8个 存储器区域。多个存储器区域可以同时独立地执行编程操作、读取操作和擦除操作。 在本公开的一个实施方式中，存储器区域可以称为平面。
41.存储器装置100可以包括：数据接收器181，其用于从通过一个信道发送/接收数 据的多个存储器区域接收多个数据；数据压缩器182，其用于从多个读取数据中的每 一个生成多个压缩数据；以及数据输出单元183，其用于响应于数据输出命令而通过 所述信道同时输出多个压缩数据。数据接收器181可以从外部接收多个数据。在一个 实施方式中，从外部接收的数据可以从存储器控制器200、编码装置170、数据压缩 器182、存储器装置100或存储装置50的外部接收。数据接收器181可以执行从多 个存储器区域读取多个读取数据的读取操作。
42.数据输出单元183可以通过数据线同时接收多个压缩数据。数据输出单元183 可以在一个输出周期中根据与多个存储器区域相关联的映射顺序而输出多个压缩数据。
43.数据压缩器182可以执行在多个读取数据中的每一个中包括的位中提取具有第 一逻辑值的位的采样操作。数据压缩器182可以生成多个压缩数据，该多个压缩数据 包括具有第一逻辑值的位和表示具有第一逻辑值的位在多个读取数据中的每一个中的位置的位置信息。
44.数据压缩器182可以将多个读取数据划分为多个部分数据。数据压缩器182可以 在多个部分数据中的每一个中生成多个压缩数据。数据压缩器182可以根据多个部分 数据在多个读取数据中的每一个中的位置的顺序，将多个部分数据发送到数据输出单 元183。
45.数据压缩器182可以将多个部分数据中的每一个的大小确定为位的数量，该位的 数量通过公式m*(2^n)计算，以提供作为m*(2^n)个位的多个部分数据。多个压缩数据中的每一个可以包括表示位置信息的n位和表示第一逻辑值的m位。在一 个实施方式中，n可以是自然数。在一个实施方式中，m可以是自然数。
46.数据压缩器182可以基于预定压缩比确定从多个部分数据生成的多个压缩数据 的数量。数据压缩器182可以生成对应于所确定的数量的压缩数据。
47.在本公开的一个实施方式中，数据接收器181可以基于预定压缩比确定读取的多 个存储器区域的数量。通过信道输出的压缩数据的总量可以等于能够通过信道输出的 数
据的总量。
48.在本公开的另一实施方式中，数据压缩器182可以基于数据接收器181从中读取 了读取数据的多个存储器区域的数量来确定数据压缩比。例如，当存储器区域的数量 为4时，数据压缩器182可以将压缩比确定为1：4。数据压缩器182可以基于1：4 的压缩比将一个读取数据的大小压缩到1/4，并且生成四个压缩数据。数据输出单元 183可以根据预定映射顺序而在一个输出周期期间输出生成的四个压缩数据。
49.在本公开的一个实施方式中，数据压缩器182可以包括用于压缩读取数据的编码 装置170。编码装置170可以在包括在从外部接收的读取数据中的位中提取具有第一 逻辑值的位。编码装置170可以生成多个压缩数据，该多个压缩数据包括具有第一逻 辑值的位和表示具有第一逻辑值的位在读取数据中的位置的第一位置信息。在一个实 施方式中，从外部接收的读取数据可以是从存储器控制器200、编码装置170、数据 压缩器182、存储器装置100或存储装置50的外部接收的读取数据。
50.编码装置170可以将读取数据划分为多个部分数据。编码装置170可在多个部分 数据中的每一个中通过使用两个或更多个位作为单位而执行采样。编码装置170可以 检测包括具有第一逻辑值的位的位组(bit group)。编码装置170可以根据具有第一逻辑值的位的数量来确定用于对部分数据进行采样的位单位(bit unit)。例如，当具 有第一逻辑值的位的数量大于编码装置170能够生成的压缩数据的数量时，可以增大 用于采样的位单位。位组中包括的位的数量可以对应于位单位的增大而增加。压缩数 据中包括的表示位置信息的位的数量可以对应于位的数量的增加而减少。
51.编码装置170可以生成表示多个部分数据中的每一个中的位组的位置的第二位 置信息和包括位组的采样数据的多个压缩数据。编码装置170可以将多个部分数据中 的每一个的大小确定为m*(2^n)位。第二位置信息可以用n位表示，并且采样数 据可以用m位表示。在一个实施方式中，n可以是自然数。在一个实施方式中，m 可以是自然数。
52.在本公开的一个实施方式中，编码装置170可以从多个存储器区域接收多个读取 数据。编码装置170可以基于多个存储器区域的数量来确定压缩比。编码装置170可以基于所确定的压缩比，从多个读取数据中的每一个生成多个压缩数据。
53.图2是图示根据本公开的一个实施方式的生成压缩数据的方法的图。
54.参照图2，可以对原始数据进行编码，从而生成压缩数据。为了便于描述，原始 数据可以具有128位，并且一个压缩数据具有等于位的数量的大小(例如，8位的大 小)。
55.可以以两个位为单位对原始数据进行采样。压缩数据的8位中的高6位可以是表 示具有第一逻辑值的位的位置的位置信息。压缩数据的低2位可以是表示具有第一逻 辑值的位的采样数据的信息。
56.在本公开的一个实施方式中，第一逻辑值可以是1。在图2中，第九位、第十一 位、第二十八位、第一百一十四位和第一百一十五位具有第一逻辑值。因为以两个位 为单位对原始数据进行采样，所以可以提取第四位组l4、第五位组l5、第十四位组 l14和第五十七位组l57。编码装置170可以基于第四位组l4、第五位组l5、第十 四位组l14和第五十七位组l57生成压缩数据。
57.例如，第四位组l4在原始数据中的位置可以表示为000100，并且第四位组l4 的采样数据可以表示为10。也就是说，表示第四位组l4的压缩数据可以是二进制数00010010。类
似地，也可以对第五位组l5、第十四位组l14和第五十七位组l57进 行编码，以将其表示为二进制数。
58.图2所示的原始数据可以是通过划分读取数据获得的部分数据。部分数据的大小 可以是m*(2^n)位。位置信息可以用n位表示，并且采样数据可以用m位表示。 在图2中，作为一个实施方式示出了地址信息位数n为6、采样数据的位数m为2 并且压缩数据的位数k为8的情况。然而，这仅仅是一个实施方式，并且部分数据的大小、位置信息的大小和采样数据的大小可以变化。
59.图3是示出根据本公开的一个实施方式的存储装置的操作方法的图。
60.参照图3，可以对原始数据进行编码，从而可以生成多个压缩数据。压缩数据310 可以通过输入/输出信道io输出。存储器控制器可以接收多个压缩数据310，并且基 于多个压缩数据310恢复原始数据。
61.原始数据可以是从存储器单元读取的读取数据。在本公开的一个实施方式中，存 储器装置可以从多个存储器区域读取多个读取数据。原始数据可以是通过划分读取数 据而获得的多个部分数据中的一个。在图3中，原始数据可以是通过划分从第零存储器区域读取的读取数据而获得的部分数据中的一个。
62.可以检测部分数据中包括的位中具有第一逻辑值的位，并且可以生成多个压缩数 据。在本公开的一个实施方式中，压缩数据可以用二进制数表示，或者用十六进制数 表示。在本说明书中，数据不根据数据的表达方式而改变，并且为了便于表述，可以 对数据的表达方式进行组合。例如，当压缩数据用二进制数表示时，压缩数据可以是 00010010。当压缩数据用十六进制数表示时，压缩数据可以是12。这里，数字后的h 可以是表示十六进制数的符号。
63.生成的压缩数据310可以响应于输出命令(data out cmd)通过输入/输出信道 io输出。在输入/输出信道io中预先确定输出数据的顺序。例如，生成的压缩数据 310可以被包括在平面0中。输入/输出信道io可以输出包括在平面0中的数据320， 并且然后输出包括在平面1中的数据。数据320可以包括所生成的压缩数据310。包 括在平面2和平面3中的数据也可以顺序输出。可以连续输出从相同存储器区域生成的压缩数据。在本公开的另一个实施方式中，可以在一个输出周期期间输出从不同存 储器区域生成的压缩数据。
64.存储器控制器可以基于输出多个压缩数据的顺序来确定通过多个压缩数据恢复 的多个部分数据的顺序。存储器控制器可以根据所确定的顺序恢复读取数据。输出多个压缩数据的顺序可表示生成压缩数据的存储器区域和原始数据中的大致位置。
65.存储器控制器可以基于压缩数据中包括的位置信息来确定具有第一逻辑值的位 在部分数据中的位置，并且基于压缩数据中包括的采样数据来确定位组的数据值。例 如，压缩数据00010010可以表示第四位组的数据值为01。压缩数据的高6位可以表 示位置信息，并且压缩数据的低2位可以表示采样数据。
66.图4是示出根据本公开的一个实施方式的发送压缩数据的方法的图。
67.参照图4，示出了通过输入/输出信道发送未压缩数据的情况410和通过输入/输 出信道发送压缩数据的情况420。编码装置可以包括多个编码器。多个编码器可以分 别对应于多个存储器区域。
68.例如，在发送未压缩数据的情况410下，可以将第一数据至第四数据发送到输入 /
输出信道io。第一数据至第四数据可以具有相同的大小。存储器装置中包括的输入/ 输出信道io可以对接收的第一数据至第四数据执行处理操作。输入/输出信道io可 以处理总共四个数据块(data chunk)。
69.为了通过压缩读取数据来提高输入/输出信道io的性能，对原始数据进行压缩， 并且通过仅使用压缩数据来进行数据输出。当压缩数据和伪数据(dummy data)一起 输出时，输入/输出性能可能不会提高。
70.在本公开的一个实施方式中，编码装置170可以包括第一编码器、第二编码器、 第三编码器和第四编码器。每个编码器可以接收四个数据块，并且将四个数据块压缩 为一个压缩数据块。例如，第一编码器可以通过压缩第一数据至第四数据来生成第一 压缩数据。第二编码器可通过压缩第五数据至第八数据来生成第二压缩数据。第三编码器可通过压缩第九数据至第十二数据来生成第三压缩数据。第四编码器可通过压缩 第十三数据至第十六数据来生成第四压缩数据。
71.编码装置170可以生成第一压缩数据至第四压缩数据，并且将第一压缩数据至第 四压缩数据发送到输入/输出信道io。输入/输出信道io可以对接收的第一压缩数据 至第四压缩数据执行处理操作。输入/输出信道io可以根据预定映射顺序来输出接收 的第一压缩数据至第四压缩数据。
72.压缩数据的大小可以等于发送到编码器的数据的大小。至于由输入/输出信道io 处理的数据量，处理未压缩数据的情况和处理压缩数据的情况可以相同。在压缩和发 送数据时，发送的数据的量可以增加，同时输入/输出信道io的数据处理量不变。
73.在图4中，在多个编码器中生成的压缩数据的量增加，使得输入/输出信道io能 够输出压缩数据而非伪数据。例如，编码装置170可以包括四个编码器，并且四个编 码器中的每一个可以生成以1：4压缩的压缩数据。因此，可以输出的数据量是在未 压缩的情况下输出读取数据时的数据量的四倍。具体地，与在发送未压缩数据的情况 410中将第一数据至第四数据发送到输入/输出信道io相比，在发送压缩数据的情况 420中可以将第一数据至第十六数据发送到输入/输出信道。
74.在本公开的一个实施方式中，编码装置170可以包括分别对应于从中读取了读取 数据的多个存储器区域的编码器。可以根据存储器装置中包括的多个存储器区域的数 量来确定最大压缩比。例如，当存储器装置包括8个存储器区域时，编码装置170 可以包括8个编码器，并且由编码装置170生成的压缩数据的压缩比可以是1：8。
75.图5是示出根据本公开的一个实施方式的压缩和发送从多个存储器区域读取的 多个读取数据的方法的图。
76.参照图5，从四个存储器区域读取的原始数据可以分别通过四个编码器而生成为 压缩数据，并且压缩数据可以被发送到管锁存器(pipe latch)。在图5中，箭头的粗 细(thickness)可以表示数据的量。例如，图5中的箭头越粗，则被指示为从一个元 件发送到另一个元件的数据的量越大。从各个存储器区域输出的数据的量是能够通过 信道输出的数据总量，并且可以表示为100％。
77.当假设编码器的压缩比为1：4时，从编码器输出的压缩数据量可以表示为25％。 因为从每个编码器输出25％的量，所以发送到管锁存器的压缩数据的总量可以变成 100％。
78.根据本公开的实施方式，可以增加输出的原始数据的总量，而不改变能够输出到 输入/输出信道的数据总量。在一个实施方式中，由于输出的原始数据的总量增加， 因此能够防止或减少输入/输出信道中瓶颈现象的发生。
79.在图5中，可以从存储器单元阵列110中包括的第一存储器区域、第二存储器区 域、第三存储器区域和第四存储器区域分别输出读取数据。页缓冲器组130可以包括 第一页缓冲器、第二页缓冲器、第三页缓冲器和第四页缓冲器。第一页缓冲器可以将 从第一存储器区域输出的数据发送到第一编码器。编码装置170可以包括第一编码器、 第二编码器、第三编码器和第四编码器。第一编码器可以将接收的读取数据划分为部 分数据，并且从部分数据中提取具有第一逻辑值的位，从而生成多个压缩数据。
80.类似地，从其它存储器区域输出的读取数据可以分别通过页缓冲器发送到编码器， 并且每个编码器可以生成多个压缩数据。
81.多个生成的压缩数据可以存储在管锁存器中，并且通过数据输出单元输出。
82.在本公开的一个实施方式中，从编码装置170输出的压缩数据可以根据预定映射 顺序而输出。例如，压缩数据可以按照从第一编码器到第四编码器的顺序而输出。管 锁存器可以按照接收顺序存储压缩数据。存储在管锁存器中的压缩数据自身可以表示 关于原始数据的位置的信息。
83.在本公开的另一实施方式中，可以发送在第一编码器中生成的压缩数据的一部分 和在第二编码器至第四编码器中生成的压缩数据的一部分，并且可以将其它压缩数据 发送到管锁存器。在发送/接收数据之前，可以预先传输关于输出压缩数据的映射顺序的信息。
84.从编码器输出的压缩数据的顺序可以根据存储器区域的位置而变化。存储在管锁 存器中的压缩数据的位置可以表示关于原始数据的物理地址的信息。在编码器中生成 的压缩数据中的每个可以包括关于压缩数据的编码器的信息或关于存储原始数据的 存储器区域的信息。
85.图6是示出根据本公开的一个实施方式的混合和发送编码数据的方法的图。
86.参照图6，通过对原始数据进行编码而获得的压缩数据可以在与其它压缩数据混 合(random dout)的同时进行发送。生成压缩数据的过程可以与参照图2和图3描 述的过程相同。
87.在本公开的一个实施方式中，可以划分压缩数据以通过输入/输出信道io对其进 行发送。例如，表示为二进制数00010010的第一压缩数据610可以表示为十六进制 数12。可以将第一压缩数据610划分为待发送的高位和低位620。可以预先确定发送 第一压缩数据的高位和低位620的位置。例如，可以在第一输出组第一(1
st
)630的 第零位置p01输出第一压缩数据610的低位。以这种方式，可以在第二输出组第二(2
nd
) 的第零位置p01输出第一压缩数据610的高位。类似地，压缩数据的高位和低位可以 包括在不同的输出组中。如本文所用，波浪线“～”表示组件的范围。例如，“第4～ 第8”表示图6所示的第四输出组、第五输出组、第六输出组、第七输出组和第八输 出组。
88.尽管在图6中仅示出了第一压缩数据610，但是像第一压缩数据610一样，第二压缩数据640、第三压缩数据650和第四压缩数据660可以被包括在输出组中。例如， 可以在第一输出组第一630的第一位置p23输出第二压缩数据640的低位，并且可以 在第二输出组第二
存储器控制器可以基于输出多个压缩数据的顺序、多个压缩数据中包括的具有第一逻 辑值的位和位置信息来恢复原始数据。
98.存储器控制器可以基于预定映射顺序对压缩数据进行排序。存储器控制器可以基 于输出多个压缩数据的顺序确定通过多个压缩数据恢复的多个部分数据的顺序。存储 器控制器可以根据所确定的顺序连接所恢复的部分数据，从而恢复读取数据。
99.存储装置的操作方法可以对应于图1至图6所示的描述。
100.图8是示出图1所示的存储器装置的图。
101.参照图8，存储器装置100可以包括存储器单元阵列110、地址解码器120、页 缓冲器组130、控制逻辑140、电压发生器150、电流感测电路160和编码装置170。 地址解码器120、页缓冲器组130、电压发生器150和电流感测电路160可以被称为 由控制逻辑140控制的外围电路。控制逻辑140可以实现为硬件、软件或硬件和软件 的组合。例如，控制逻辑140可以是根据算法操作的控制逻辑电路和/或执行控制逻 辑代码的处理器。
102.存储器单元阵列110可以包括多个存储块blk1至blkz。多个存储块blk1至 blkz可以通过字线wl连接到地址解码器120。多个存储块blk1至blkz可以通 过位线bl1至blm连接到页缓冲器组130。多个存储块blk1至blkz中的每一个可以包括多个存储器单元。在一个实施方式中，多个存储器单元可以是非易失性存储器单元，并且由具有垂直沟道结构的非易失性存储器单元构成。存储器单元阵列110 可以被配置为具有二维结构的存储器单元阵列。在一些实施方式中，存储器单元阵列 110可以被配置为具有三维结构的存储器单元阵列。同时，存储器单元阵列110中包 括的多个存储器单元中的每一个可以存储至少1位数据。在一个实施方式中，存储器 单元阵列110中包括的多个存储器单元中的每一个可以是存储1位数据的单级单元 (slc)。在另一实施方式中，存储器单元阵列110中包括的多个存储器单元中的每 一个可以是存储2位数据的多级单元(mlc)。在又一实施方式中，存储器单元阵列 110中包括的多个存储器单元中的每一个可以是存储3位数据的三级单元(tlc)。在 又一实施方式中，存储器单元阵列110中包括的多个存储器单元中的每一个可以是存 储4位数据的四级单元(qlc)。在一些实施方式中，存储器单元阵列110可以包括 各自存储5位或更多位数据的多个存储器单元，。
103.地址解码器120可以通过字线wl连接到存储器单元阵列110。地址解码器120 可以在控制逻辑140的控制下工作。地址解码器120可以通过存储器装置100中的输 入/输出信道接收地址。
104.地址解码器120可以对接收到的地址中的块地址进行解码。地址解码器120可以 根据解码的块地址选择至少一个存储块。此外，在读取操作期间的读取电压施加操作 中，地址解码器120可以将由电压生成器150生成的读取电压vread施加到选定存储 块的选定字线，并且将通过电压vpass施加到其它未选字线。此外，在编程验证操作 中，地址解码器120可以将由电压发生器150生成的验证电压施加到选定存储块的选定字线，并且将通过电压vpass施加到其它未选字线。
105.地址解码器120可以对接收到的地址中的列地址进行解码。地址解码器120可以 将解码的列地址发送到页缓冲器组130。
106.可以以页为单位执行存储器装置100的读取操作和编程操作。在对读取操作和编 程操作的请求中接收的地址可以包括块地址、行地址和列地址。地址解码器120可以 根据
块地址和行地址选择一个存储块和一条字线。列地址可以由地址解码器120解码， 以提供给页缓冲器组130。在本说明书中，可以将连接到一条字线的存储器单元指定 为“物理页”107.页缓冲器组130可以包括多个页缓冲器pb1至pbm。页缓冲器组130可以在读 取操作中作为“读取电路”进行操作，并且在写入操作中作为“写入电路”进行操作。多个页缓冲器pb1至pbm可以通过位线bl1至blm连接到存储器单元阵列110。 为了在读取操作和编程验证操作中感测存储器单元的阈值电压，多个页缓冲器pb1 至pbm可以在向连接到存储器单元的位线连续提供感测电流的同时，通过感测节点 感测根据对应存储器单元的编程状态的流动的电流量的变化，并且锁存电流量的变化 作为感测数据。页缓冲器组130响应于从控制逻辑140输出的页缓冲器控制信号而进 行操作。在本说明书中，写入电路的写入操作可以用作与对选定存储器单元的编程操 作相同的含义。
108.在读取操作中，页缓冲器组130可以通过感测存储器单元的数据来临时存储读取 数据，并且然后将数据data输出到存储器装置100的编码装置170。
109.编码装置170可以在通过输入/输出信道输出数据之前压缩读取数据。压缩的读 取数据可以通过输入/输出信道输出。
110.控制逻辑140可以连接到地址解码器120、页缓冲器组130、电压发生器150和 电流感测电路160。控制逻辑140可以通过存储器装置100的输入/输出信道接收命令 cmd和控制信号ctrl。控制逻辑140可以响应于控制信号ctrl而控制存储器装 置100的总体操作。此外，控制逻辑140可以输出用于调整多个页缓冲器pb1至pbm 的感测节点预充电电位电平的控制信号。控制逻辑140可以控制页缓冲器组130，以 执行存储器单元阵列110的读取操作。
111.同时，控制逻辑140可以响应于从电流感测电路160接收的通过信号pass或失 败信号fail而确定对特定目标编程状态的验证操作是通过还是失败。
112.电压发生器150响应于从控制逻辑140输出的控制信号而在读取操作中生成读取 电压vread和通过电压vpass。为了生成具有各种电压电平的多个电压，电压发生器 150可以包括用于接收内部电源电压的多个泵浦电容器。电压发生器150可以通过在 控制逻辑140的控制下选择性地激活多个泵浦电容器来生成多个电压。
113.感测电路160可以在验证操作中响应于从控制逻辑140接收的允许位 vry_bit《#》而生成参考电流和参考电压。通过将生成的参考电压与从页缓冲器组 130中包括的页缓冲器pb1至pbm接收的感测电压vpb进行比较，或者通过将生成 的参考电流与从页缓冲器组130中包括的页缓冲器pb1至pbm接收的感测电流进行 比较，感测电路160可以输出通过信号pass或失败信号fail。
114.地址解码器120、页缓冲器组130、电压发生器150和电流感测电路160可以用作用于对存储器单元阵列110执行读取操作、写入操作和擦除操作的“外围电路”。 外围电路可以在控制逻辑140的控制下对存储器单元阵列110执行读取操作、写入操作和擦除操作。
115.图9是例如示出根据本公开的一个实施方式的包括固态驱动器的数据处理系统 的图。
116.参照图9，数据处理系统2000包括主机装置2100和ssd 2200。
117.ssd 2200可以包括控制器2210、缓冲存储器装置2220、非易失性存储器2231 至223n、电源2240、信号连接器2250和电源连接器2260。
118.控制器2210可以控制ssd 2200的整体操作。
119.缓冲存储器装置2220可以临时存储要存储在非易失性存储器2231至223n中的 数据。此外，缓冲存储器装置2220可以临时存储从非易失性存储器2231至223n读 取的数据。在控制器2210的控制下，可以将临时存储在缓冲存储器装置2220中的数 据发送到主机装置2100或非易失性存储器2231至223n。
120.非易失性存储器2231至223n可以用作ssd 2200的存储介质。非易失性存储器 2231至223n中的每一个可以通过多个信道ch1至chn连接到控制器2210。一个或 更多个非易失性存储器可以连接到一个信道。连接到一个信道的非易失性存储器可以 连接到相同的信号总线和相同的数据总线。
121.在本公开的一个实施方式中，非易失性存储器2231至223n可以生成通过对读取 数据进行编码和压缩而获得的多个压缩数据。多个生成的压缩数据可以存储在缓冲存 储器装置2220中以供输出。
122.电源2240可以向ssd 2200的内部提供通过电源连接器2260输入的电力pwr。 电源2240可以包括辅助电源2241。当突然断电时，辅助电源2241可以供电使得ssd 2200能够正常终止。辅助电源2241可以包括能够充入电力pwr的大容量电容器。
123.控制器2210可以通过信号连接器2250与主机装置2100交换信号sgl。信号sgl 可以包括命令、地址、数据等。根据主机装置2100和ssd 2200之间的接口方法，信 号连接器2250可以被配置为各种类型的连接器。
124.图10是例如示出根据本公开的一个实施方式的包括数据存储装置的数据处理系 统的图。
125.参照图10，数据处理系统3000可以包括主机装置3100和数据存储装置3200。
126.主机装置3100可以配置为诸如印刷电路板的板的形式。尽管图中未示出，但是 主机装置3100可以包括用于执行主机装置的功能的内部功能块。
127.主机装置3100可以包括连接端子3110(例如，插座、插槽或连接器)。数据存 储装置3200可以安装在连接端子3110上或连接端子3110中。
128.数据存储装置3200可以配置为诸如印刷电路板的板的形式。数据存储装置3200 可以称为存储模块或存储卡。数据存储装置3200可以包括控制器3210、缓冲存储器 装置3220、非易失性存储器3231和3232、电源管理集成电路(pmic)3240和连接 端子3250。
129.在本公开的一个实施方式中，数据存储装置3200可以通过划分从非易失性存储 器3231和3232读取的数据来生成部分数据，并且生成多个压缩数据，该多个压缩数 据包括采样数据和表示部分数据中包括位中的具有第一逻辑值的位的位置信息，并且 数据存储装置3200然后可以将多个生成的压缩数据存储在缓冲存储器装置3220中。在一个实施方式中，发送压缩数据，以使得能够防止或减少在数据存储装置3200中 出现的数据瓶颈现象。
130.控制器3210可以控制数据存储装置3200的整体操作。控制器3210可以与图9 所示的控制器2210相同地配置。
131.缓冲存储器装置3220可以临时存储要存储在非易失性存储器3231和3232中的 数据。缓冲存储器装置3220可以临时存储从非易失性存储器3231和3232读取的数 据。在控制器3210的控制下，可以将临时存储在缓冲存储器装置3220中的数据发送 到主机装置3100或非易失性存储器3231和3232。
132.非易失性存储器3231和3232可以用作数据存储装置3200的存储介质。
133.pmic 3240可以向数据存储装置3200的内部提供通过连接端子3250输入的电力。 pmic 3240可以在控制器3210的控制下管理数据存储装置3200的电力。
134.连接端子3250可以连接到主机装置3100的连接端子3110。通过连接端子3250， 电力和诸如命令、地址和数据的信号可以在主机装置3100和数据存储装置3200之间传输。根据主机装置3100和数据存储装置3200之间的接口方法，连接端子3250可 以被配置成各种形式。连接端子3250可以设置在数据存储装置3200的任何一侧。
135.根据本公开，在一个实施方式中，可以提供一种存储装置及其操作方法，其中通 过压缩读取数据来减少输入/输出数据的量，从而能够在短时间段内发送更大量的数据。
136.虽然已经参照本公开的某些实施方式示出和描述了本公开，但是本领域技术人员 应当理解，在不脱离由所附权利要求及其等同物限定的本公开的精神和范围的情况下， 可以在形式和细节上在其中进行各种改变。因此，本公开的范围不应限于上述实施方 式，而应不仅由所附权利要求确定，而且由其等同物确定。
137.在上述实施方式中，可以选择性地执行所有步骤或者可以省略部分步骤。在每个 实施方式中，步骤不一定按照所描述的顺序来执行，而是可以重新排列。本说明书和 附图中公开的实施方式仅是用于帮助理解本公开的示例，并且本公开不限于此。也就 是说，对于本领域技术人员来说，显然可以基于本公开的技术范围进行各种修改。
138.同时，已经在附图和说明书中描述了本公开的实施方式。尽管这里使用了特定的 术语，但是这些术语仅用于解释本公开的实施方式。因此，本公开不限于上述实施方 式，并且在本公开的精神和范围内可以进行许多变型。对于本领域技术人员来说，显 然除了本文公开的实施方式之外，还可以基于本公开的技术范围进行各种修改。
139.相关申请的相交引用
140.本技术要求于2021年7月28日向韩国知识产权局提交的韩国专利申请no. 10-2021-0099126和2022年5月27日向韩国知识产权局提交的韩国专利申请no. 10-2022-0065679的优先权，其全部公开内容通过引用结合于此。