量子电路优化方法、装置、设备、存储介质及程序产品与流程

本技术涉及量子计算技术，尤其涉及一种量子电路优化方法、装置、设备、存储介质及程序产品。

背景技术：

1、量子电路中的量子门个数对应了量子算法的运行时间，为了继续提升运算效率，还可以通过对量子电路进行优化，以进一步减少量子算法的运行时间。

2、然而，超导量子设备中的量子电路存在各种各样的约束，即不仅仅包含无限制和路径限制，还包含树限制、一般的连通图的限制等等，从而对于任意酉矩阵的电路实现，若基于已有无电路限制的量子电路进行推广时，会使得量子电路优化的效果较差。

技术实现思路

1、本技术实施例提供一种量子电路优化方法、装置、设备、计算机可读存储介质及计算机程序产品，能够提升量子电路的优化效果。

2、本技术实施例的技术方案是这样实现的：

3、本技术实施例提供一种量子电路优化方法，包括：

4、将待优化量子电路转换为待处理酉矩阵，并对所述待处理酉矩阵进行迭代分解，得到第一数量的量子比特均匀控制门；

5、将每个所述量子比特均匀控制门，分解为第二数量的量子比特对角酉矩阵和第三数量的单量子比特门；

6、在连通图的限制下，为每个所述量子比特对角酉矩阵确定对应的匹配量子电路；

7、基于第二数量的所述匹配量子电路和第三数量的所述单量子比特门，整合得到每个所述量子比特均匀控制门的目标量子电路；

8、基于第一数量的所述目标量子电路，连接得到所述待优化量子电路对应的优化量子电路。

9、本技术实施例提供一种量子电路优化装置，包括：

10、矩阵分解模块，用于将待优化量子电路转换为待处理酉矩阵，并对所述待处理酉矩阵进行迭代分解，得到第一数量的量子比特均匀控制门；

11、控制门分解模块，用于将每个所述量子比特均匀控制门，分解为第二数量的量子比特对角酉矩阵和第三数量的单量子比特门；

12、电路实现模块，用于在连通图的限制下，为每个所述量子比特对角酉矩阵确定对应的匹配量子电路；

13、连接整合模块，用于基于第二数量的所述匹配量子电路和第三数量的所述单量子比特门，整合得到每个所述量子比特均匀控制门的目标量子电路；基于第一数量的所述目标量子电路，连接得到所述待优化量子电路对应的优化量子电路。

14、在本技术的一些实施例中，所述矩阵分解模块，还用于针对第i次迭代的初始酉矩阵进行矩阵分解，得到第i次迭代的分解结果，第1次迭代的初始酉矩阵为所述待处理酉矩阵；1≤i≤n，n是量子比特的数量；从第i次迭代的分解结果中提取第i次迭代的量子比特均匀控制门，以及第i次迭代的生成酉矩阵；将第i次迭代的生成酉矩阵，确定为第i+1次迭代的初始酉矩阵，继续进行分解；当将i迭代至n时，将n轮迭代所得到的2n-1个量子比特均匀控制门确定为第一数量的所述量子比特均匀控制门。

15、在本技术的一些实施例中，所述电路实现模块，还用于在所述连通图的限制下，针对n个量子比特分别确定编号信息；依据n个量子比特的所述编号信息，从所述量子比特对角酉矩阵中提取基准对角酉矩阵；所述基准对角酉矩阵的目标位是编码信息为n的量子比特，控制位是编码信息为前n-1的量子比特；依据n个量子比特的所述编号信息，针对所述基准对角酉矩阵，确定对应的基准量子电路；利用cnot门，对所述待实现对角酉矩阵的基准量子电路进行转换，得到剩余对角酉矩阵所对应的转换量子电路；其中，所述剩余对角酉矩阵是所述量子比特对角酉矩阵中除去所述基准对角酉矩阵之外的对角酉矩阵；利用所述基准对角酉矩阵对应的基准量子电路，以及所述剩余对角酉矩阵对应的转换量子电路，确定为所述量子比特对角酉矩阵的所述匹配量子电路。

16、在本技术的一些实施例中，所述电路实现模块，还用于针对所述基准对角酉矩阵生成多个量子比特序列；在多个所述量子比特序列的尾部分别增加第一元素，得到多个第一量子比特序列，以及在多个所述量子比特序列的尾部分别增加第二元素，得到多个第二量子比特序列；依据n个量子比特的所述编号信息，针对所述基准对角酉矩阵，确定第一量子电路；其中，所述第一量子电路用于将多个所述第一量子比特序列对应的相位加载到标准基中；依据n个量子比特的所述编号信息，针对所述基准对角酉矩阵，确定第二量子电路；所述第二量子电路用于将多个所述第二量子比特序列对应的相位加载到所述标准基中；利用第一量子电路和第二量子电路，确定所述基准对角酉矩阵的所述基准量子电路。

17、在本技术的一些实施例中，所述电路实现模块，还用于依据n个量子比特的所述编号信息，确定第j个所述第一量子比特序列的匹配cnot门；1≤j≤2n-1-1；利用第j+1个所述第一量子比特序列，构造应用在第j个所述第一量子比特序列的匹配cnot门之后的匹配r量子门；当j达到2n-1-1时，利用2n-1-1个匹配cnot门和匹配r量子门，交替连接得到候选子电路；确定补充r量子门和补充cnot门，并利用所述补充r量子门和所述补充cno t门连接得到补充子电路；利用所述候选子电路，以及所述补充子电路，确定所述第一量子电路。

18、在本技术的一些实施例中，所述补充r量子门基于第1个量子比特序列确定得到，所述补充cnot门的控制位是编号信息为1的量子比特，目标位是编号信息为n的量子比特；第j个所述第一量子比特序列的匹配cnot门的控制位对应的编号信息由n与j计算得到，目标位是编号信息为n的量子比特。

19、在本技术的一些实施例中，所述电路实现模块，还用于针对所述基准对角酉矩阵，确定待实现对角酉矩阵；其中，所述待实现对角酉矩阵对应n-1个量子比特；利用变换电路，将所述待实现酉矩阵对应的第一量子比特集合中的量子态，置换到第二量子比特集合上，得到置换对角酉矩阵；依据n个量子比特的所述编号信息，递归得到所述置换对角酉矩阵对应的置换量子电路；将所述变换电路、所述置换量子电路，以及所述变换电路对应的逆变换电路的连接结果，确定为所述第二量子电路；其中，所述逆变换电路用于将第二量子比特集合中的量子态，置换到所述第一量子比特集合中。

20、在本技术的一些实施例中，所述电路实现模块，还用于针对第j个量子比特序列，确定待翻转量子比特，并将所述待翻转量子比特上的元素进行翻转，得到第j+1个量子比特序列；其中，2≤j≤2n-1，第1个量子比特序列是利用n-1个第二元素排列而成；当j达到2n-1时，将2n-1个量子比特序列确定为所述基准对角酉矩阵的多个所述量子比特序列。

21、在本技术的一些实施例中，所述电路实现模块，还用于从所述连通图中抽取目标树；所述目标树是所述连通图中的任意一个生成树，每个量子比特对应所述目标树中的一个顶点；对所述目标树中的每个节点进行编号，得到每个节点所对应的顶点编号；将每个节点所对应的顶点编号，确定为每个节点所对应的量子比特的编号信息。

22、在本技术的一些实施例中，所述电路实现模块，还用于针对所述目标树中的每个节点生成初始化编号；当第n-k+2个节点不存在子节点或者编号为初始化编号的子节点时，从已编号节点中查询符合查询条件的目标节点，并将所述目标节点最左侧的子节点确定为第n-k+1个节点；其中，所述查询条件为编号最大，且存在编号为初始化编号的子节点的节点；3≤k≤n，第n个节点是所述目标树的根节点，第n-1个节点是所述根节点最左侧的节点；当第n-k+2个节点存在子节点，且所述子节点的编号为初始化编号时，将编号为初始化编号的子节点中最左侧的子节点，确定为第n-k+1个节点。

23、本技术实施例提供一种量子计算机设备，所述量子计算设备包括优化量子电路，所述优化量子电路通过本技术实施例提供的量子电路优化方法实现。

24、本技术实施例提供一种电子设备，包括：

25、存储器，用于存储可执行指令；

26、处理器，用于执行所述存储器中存储的可执行指令时，实现本技术实施例提供的量子电路优化方法。

27、本技术实施例提供一种计算机可读存储介质，存储有可执行指令，用于引起处理器执行时，实现本技术实施例提供的量子电路优化方法。

28、本技术实施例提供一种计算机程序产品，包括计算机程序或指令，所述计算机程序或指令被处理器执行时实现本技术实施例提供的量子电路优化方法。

29、本技术实施例具有以下有益效果：电子设备先针对待优化量子电路转换所得到的待处理酉矩阵进行迭代分解，再对分解得到的量子比特均匀控制门进行分解，得到量子比特对角酉矩阵和单量子比特门，以实现递归地将量子电路优化问题转换为量子比特对角酉矩阵的量子电路实现问题，并在连通图的限制下，针对量子比特对角酉矩阵确定匹配量子电路，最终基于匹配量子电路和单量子比特门整合得到优化量子电路，从而得到在连通图的限制下的最优的量子电路，即运算速度更快的优化量子电路，也就提升了量子电路优化的效果。并且，当所得到的优化量子电路应用到量子计算设备中时，会使得量子计算设备的运算速度加快，也就提高了量子计算设备的运算效率。