可动态重构和异构的计算模块及计算装置的制作方法

1.本发明涉及计算装置技术领域，尤其涉及一种可动态重构和异构的计算模块及计算装置。


背景技术：

2.随着信息化的发展，通信信号带宽、网络规模、处理运算量和复杂度的增大，使得cpu（central processing unit，中央处理器）处理器在处理海量数据时遇到的性能瓶颈也越来越多，加上cpu处理器用于处理数据的多核心处理器的结构复杂，使得仅仅对cpu处理器的核心处理器进行增加已经无法解决cpu处理器所面临的性能瓶颈，因此，基于此性能需求，当前技术提出了采用异构结构把不同的运算量分配到对应的计算资源上进行处理的方法。
3.但目前采用异构结构的运算量处理均是采用深度定制化的计算模块设计方式，这种计算模块存在通用性差、开发周期长、开发风险大和后期使用过程中维护复杂的问题，不利于后期计算装置的利用率，且未能达到快速处理运算量的计算需求。


技术实现要素：

4.本发明的主要目地在于提供一种可动态重构和异构的计算模块及计算装置，旨在解决目前通过异构结构把不同的运算量分配到对应的计算资源上进行处理的方法是基于深度定制化的计算模块设计方式，存在通用性差、开发周期长、开发风险大和后期使用过程中维护复杂的问题。
5.为实现上述目地，本发明提供一种可动态重构和异构的计算模块，所述可动态重构和异构的计算模块基于6u open vpx架构，所述可动态重构和异构的计算模块包括：cpu处理器、第一dsp处理器、第二dsp处理器、第一fpga处理器、第二fpga处理器、第三fpga处理器、以太网交换芯片、srio交换芯片和bmc处理器；所述srio交换芯片分别与所述cpu处理器、第一dsp处理器、第二dsp处理器和bmc处理器建立通讯连接；所述以太网交换芯片分别与所述第一dsp处理器和第二dsp处理器建立通讯连接；所述第一fpga处理器的输出端与所述以太网交换芯片的输入端相接，所述第一fpga处理器与所述第一dsp处理器建立通讯连接，所述第二fpga处理器接在所述srio交换芯片和bmc处理器之间，所述第二fpga处理器还与所述第二dsp处理器建立通讯连接；所述第三fpga处理器与所述cpu处理器建立通讯连接。
6.可选地，所述可动态重构和异构的计算模块还包括：第一ddr3通道、第二ddr3通道、第三ddr3通道、第四ddr3通道、第五ddr3通道和第六ddr3通道；所述第一ddr3通道与所述第一dsp处理器建立通讯连接；所述第二ddr3通道、第三ddr3通道、第四ddr3通道和第五ddr3通道分别与所述cpu处理器建立通讯连接；
所述第六ddr3通道与所述第二dsp处理器建立通讯连接。
7.可选地，所述可动态重构和异构的计算模块还包括：vpx-p0总线、vpx-p2总线、vpx-p3总线、vpx-p4总线和vpx-p6总线；所述vpx-p0总线与所述bmc处理器建立通讯连接，所述vpx-p2总线与所述srio交换芯片建立通讯连接，所述vpx-p3总线分别与所述srio交换芯片、cpu处理器和以太网交换芯片建立通讯连接，所述vpx-p4总线与所述以太网交换芯片建立通讯连接，所述vpx-p6总线与所述第一fpga处理器建立通讯连接。
8.可选地，所述可动态重构和异构的计算模块还包括：pcle转sata模块、pcle转sgmii模块、pcle转srio模块和固态盘；所述pcle转sata模块与所述cpu处理器建立通讯连接，所述固态盘与所述pcle转sata模块建立通讯连接，所述pcle转sgmii模块与所述cpu处理器建立通讯连接，所述pcle转srio模块接在所述cpu处理器和所述srio交换芯片之间。
9.可选地，所述可动态重构和异构的计算模块还包括：第一phy芯片、第二phy芯片和变压器组；所述第一phy芯片与所述以太网交换芯片建立通讯连接，所述变压器组分别与所述第一phy芯片和所述vpx-p4总线建立通讯连接，所述第二phy芯片与所述以太网交换芯片建立通讯连接。
10.可选地，所述可动态重构和异构的计算模块还包括：第一spi flash处理器和第二spi flash处理器；所述第一spi flash处理器与所述第一dsp处理器建立通讯连接，所述第二spi flash处理器与所述第二dsp处理器建立通讯连接。
11.可选地，所述可动态重构和异构的计算模块还包括：热插拔功能控制器，所述热插拔功能控制器焊接在所述可动态重构和异构的计算模块上。
12.可选地，所述可动态重构和异构的计算模块还包括：电源供应器，所述电源供应器焊接在所述可动态重构和异构的计算模块上。
13.可选地，所述可动态重构和异构的计算模块还包括：时钟发生器，所述时钟发生器焊接在所述可动态重构和异构的计算模块上。
14.此外，为实现上述目地，本发明还提供一种计算装置，所述计算装置包括如上所述的可动态重构和异构的计算模块。
15.本发明提出一种可动态重构和异构的计算模块，通过可动态重构和异构的计算模块在6u open vpx架构上实现对计算资源的高效合理应用，通过cpu处理器对接收的计算量的并行性类型进行析取后，将具有相同类型的计算量的代码段划分到同一子任务中，再基于不同并行性类型将子任务分别划分到对应的计算资源，例如第一dsp处理器、第二dsp处理器、以太网交换芯片、srio交换芯片和bmc处理器中进行计算量的计算处理，避免开发周期长、开发风险大和后期使用过程中维护复杂的技术问题，同时通过第一fpga处理器、第二fpga处理器和第三fpga处理器对其他计算资源起到重构的作用，避免通用性差的技术问题。
附图说明
16.图1是本发明可动态重构和异构的计算模块的结构示意图；图2是本发明可动态重构和异构的计算模块的软件架构示意图；图3是本发明可动态重构和异构的计算模块的软件定义系统架构示意图。
17.本发明目地的实现、功能特点及优点将结合实施例，参照附图做进一步说明。
具体实施方式
18.下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本发明的一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有作出创造性劳动前提下所获得的所有其他实施例，都属于本发明保护的范围。
19.需要说明，若本发明实施例中有涉及方向性指示（诸如上、下、左、右、前、后
……
），则该方向性指示仅用于解释在某一特定姿态（如附图所示）下各部件之间的相对位置关系、运动情况等，如果该特定姿态发生改变时，则该方向性指示也相应地随之改变。
20.另外，若本发明实施例中有涉及“第一”、“第二”等的描述，则该“第一”、“第二”等的描述仅用于描述目的，而不能理解为指示或暗示其相对重要性或者隐含指明所指示的技术特征的数量。由此，限定有“第一”、“第二”的特征可以明示或者隐含地包括至少一个该特征。另外，各个实施例之间的技术方案可以相互结合，但是必须是以本领域普通技术人员能够实现为基础，当技术方案的结合出现相互矛盾或无法实现时应当认为这种技术方案的结合不存在，也不在本发明要求的保护范围之内。
21.本发明提出一种可动态重构和异构的计算模块。
22.在本发明一实施例中，如图1所示，该可动态重构和异构的计算模块基于6u open vpx架构，所述可动态重构和异构的计算模块包括cpu处理器、第一dsp（digital signal processing，数字信号处理）处理器、第二dsp处理器、第一fpga（field programmable gate array，现场可编程逻辑门阵列）处理器、第二fpga处理器、第三fpga处理器、以太网交换芯片、srio（serial rapid i/o，高速串行io口）交换芯片和bmc（baseboard management controller，基板管理控制器）处理器；所述srio交换芯片分别与所述cpu处理器、第一dsp处理器、第二dsp处理器和bmc处理器建立通讯连接，srio交换芯片主要用于实现系统间、处理器间的高速数据信息交换功能；所述以太网交换芯片分别与所述第一dsp处理器和第二dsp处理器建立通讯连接，太网交换芯片主要用于实现系统间、处理器间系统管理、任务调度、动态重构、处理资源异构配置等管理工作；所述第一fpga处理器的输出端与所述以太网交换芯片的输入端相接，所述第一fpga处理器与所述第一dsp处理器建立通讯连接，所述第二fpga处理器接在所述srio交换芯片和bmc处理器之间，所述第二fpga处理器还与所述第二dsp处理器建立通讯连接；所述第三fpga处理器与所述cpu处理器建立通讯连接。
23.需要说明的是，第一fpga处理器、第二fpga处理器和第三fpga处理器为同一片fpga处理器，本实施例之所以将其进行分开说明是为了方便与其他处理器之间的互联，避免存在连接混乱的情况。
24.本发明所构建的计算模块是基于6u open vpx计算架构所实现的，在本实施例中，
cpu处理器采用的是国产ft-1500a处理器，能够适配嵌入式计算资源的所有驱动，例如srio交换芯片、pcle（peripheral component interconnect express，高速串行计算机扩展总线标准）转sata（serial ata，串行ata）模块、以太网交换芯片、gpio（general-purpose input/output，通用输入/输出口）通信等，同时通过计算资源差异的屏蔽，软件接口的封装，确保了计算模块的全面兼容，避免了开发周期长的缺点，通过串口进行操作，在cpu处理器对计算资源进行指令性操作，实现对所有接口的调用、状态的获取和计算量的对应性分配等功能。
25.第一dsp处理器和第二dsp处理器所采用的是国产ft-m6678处理器，能够实现对数据信号的预处理、滤波、预失真和补偿等功能，同时dsp处理器具有灵活的寻址方式和较高的运算速度，使用dsp处理器进行参数化设计，丽日雷达信号脉冲、重频等参数进行参数化设计，能够加快计算量的处理速度，减低计算量的运算数量同时提升运算的精确度，是计算装置能够满足快速处理运算量的计算需求。
26.此外，第一dsp处理器和第二dsp处理器分别都外接一根4xsrio。
27.以太网交换芯片选用的型号为jem5396，主要用于实现计算模块内部以及对外的以太网接口交换，例如通过sgmii（serial gigabit media independent interface，千兆位介质无关接口）通信方式实现与第一dsp处理器和/或第二dsp处理器的通信交互。
28.srio交换芯片选用的型号为nms1800，主要用于实现计算模块内部以及对外的srio高速接口交换，例如通过模式为1*4xrapidio与第一dsp处理器和/或第二dsp处理器进行数据的传输。
29.bmc处理器主要通过ast2400进行控制管理，而ast2400作为高度集成的soc设备，能够主持高度可管理的服务器平台所需的各种功能，而在本实施例中，bmc处理器主要用于实现对计算模块状态的监控，例如通过内部i2c（inter-integrated circuit，两线式串行总线）对计算模块的电压和电流进行管理监控，利于后期对于计算模块的维护。
30.第一fpga处理器、第二fpga处理器、第三fpga处理器负责对各个计算资源的复位及配置、接口转换等，同时通过利用本身具有的可重构性和可编程性，实现基于不同计算量对其他的计算资源的功能算法进行动态的重构和编程，避免生成的计算模块存在单一性，提升计算模块中计算资源的适配性和利用率，使得计算模块能够基于实际需求进行自适应的进化，缩减计算模块的开发周期和开发难度，需要说明的是，fpga处理器的可重构性是由软件定义的，按需在线重构出高效的计算架构，在软件定义方面参考软件无线电sca和软件化雷达通用操作环境的软件架构，为各类智能应用设计了可重构管理框架，具体如图2所示，引入通信中间件，即fpga处理器、cpu处理器和dsp处理器，用于重构过程中的应用接口解耦；而在硬件架构方面，采用新一代智能异构可扩展计算体系架构，支持板卡级的快速重构，实现软件定义、硬件重构技术架构下的软硬件高效协同融合，为军事数据中心的高效能、高可靠性、异构资源高效融合提供底层支撑。
31.由此可知，通过cpu处理器对接收的计算量（或计算任务）的并行性类型进行析取后，能够将具有相同类型的代码段划分到同一子任务中，然后根据不同并行性类型的代码段将不同的计算量（或计算任务）分配到对应的计算资源中进行计算处理，实现计算量（或计算任务）的快速处理，达到使计算量（或计算任务）总的处理执行时间最优化的效果。
32.需要说明的是，上述对cpu处理器、dsp处理器、fpga处理器、以太网交换芯片、srio
交换芯片和bmc处理器的型号的选取并不将其局限在该型号上，在实际应用中，可根据实际需求进行其他型号的选取。
33.而6u open vpx是指尺寸为6u的vpx总线架构。
34.进一步地，所述可动态重构和异构的计算模块还包括第一ddr3（double-data-rate three，第三代双倍数据率同步动态随机存取存储器）通道（即图1中的通道一，以下称为第一ddr3通道以示区分）、第二ddr3通道（即图1中的通道二，以下称为第二ddr3通道以示区分）、第三ddr3通道（即图1中的通道三，以下称为第三ddr3通道以示区分）、第四ddr3通道（即图1中的通道四，以下称为第四ddr3通道以示区分）、第五ddr3通道（即图1中的通道五，以下称为第五ddr3通道以示区分）和第六ddr3通道（即图1中的通道六，以下称为第六ddr3通道以示区分）；所述第一ddr3通道与所述第一dsp处理器通过/64建立通讯连接；所述第二ddr3通道、第三ddr3通道、第四ddr3通道和第五ddr3通道分别与所述cpu处理器通过/64建立通讯连接；所述第六ddr3通道与所述第二dsp处理器通过/64建立通讯连接。
35.通过在第一dsp处理器、cpu处理器和第二dsp处理器上外接ddr3通道，达到容量和工作效率增加的效果，例如cpu处理器通过外接4通道的ddr3（即第二ddr3通道、第三ddr3通道、第四ddr3通道和第五ddr3通道），使得总容量≥16gb，峰值数据率≥1600mt/s，第一dsp处理器和第二dsp处理器分别通过外接单通道ddr3，使得总容量≥2gb，峰值数据率≥800mt/s，同时采用ddr3通道还能减低成本和提升通用性性，且功耗也能进一步降低，使得基于此进行设计的计算模块能够在多领域进行使用。
36.进一步的，所述可动态重构和异构的计算模块还包括vpx-p0总线、vpx-p2总线、vpx-p3总线、vpx-p4总线和vpx-p6总线；所述vpx-p0总线与所述bmc处理器通过ipmb（intelligent platform management bus，智能平台管理总线）-a/b和槽位识别通信数据建立通讯连接，所述vpx-p2总线与所述srio交换芯片通过4*4xsrio建立通讯连接，所述vpx-p3总线与所述srio交换芯片通过2*4xsrio建立通讯连接、vpx-p3总线与cpu处理器通过pclex4建立通讯连接，vpx-p3总线还通过2*sgmiil与以太网交换芯片建立通讯连接，所述vpx-p4总线通过2-sgmii与所述以太网交换芯片建立通讯连接，此外vpx-p4总线还通过2-1000base-t经由第一phy（physical，端口物理层）芯片通过2*1xsgmii与以太网交换芯片建立通讯连接，所述vpx-p6总线通过rsz32、rs422和gpio与所述第一fpga处理器建立通讯连接，此外，还存在空闲的vpx-p1总线和vpx-p5总线。
37.vpx总线作为一种通用的计算机总线，能够实现复杂计算处理过程和连接多个计算资源的高速数据源的效果，适用于本实施例所提出的高密度和高性能的计算模块。
38.具体的，所述可动态重构和异构的计算模块还包括pcle转sata模块、pcle转sgmii模块、pcle转srio模块和固态盘；所述pcle转sata模块通过1xpcle与所述cpu处理器建立通讯连接，所述固态盘通过sata与所述pcle转sata模块建立通讯连接，所述pcle转sgmii模块通过4xpcle与所述cpu处理器建立通讯连接，所述pcle转srio模块通过4xpcle与所述cpu处理器相接，同时通过4xsrio与所述srio交换芯片连接，实现cpu处理器和srio交换芯片之间的数据交互，另外sgmii模块还通过1xsgmii与vpx-p3总线建立通讯交互。
platform management architecture，智能平台管理总线）总线向cpu处理器发送单板信息及上电请求。cpu处理器在对单板信息进行确认后，向各单板依次发送上电命令。各单板主控接收到上电命令后，控制本板负载进行上电，所以实现ipmb需要让计算资源支持i2c热插拔，i2c总线用于计算装置的系统健康管理、系统运行状态健康即系统状态上报等功能。
47.另外，还可选用型号为at4300a的热插拔芯片，at4300a可热插拔2线总线缓冲器允许将i/o卡插入带电背板而不损坏数据和时钟总线。建立连接后，at4300a提供双向缓冲，保持背板和卡的电容隔离。上升时间加速器电路允许使用较弱的直流上拉电流，同时仍满足上升时间要求。在插入过程中，sda和scl线预充电至1v至尽量减少总线干扰。at4300a提供之间的电平3.3v和5v的转换。背板和卡都可以由2.7v至5.5v的电源进行供电。at4300a还具有一个cmos阈值enable引脚，强制器件进入低电流模式并将卡与背板隔离。当上拉至vcc后，enable引脚设置正常操作。
48.进一步地，所述可动态重构和异构的计算模块还包括电源供应器，所述电源供应器焊接在所述可动态重构和异构的计算模块上。
49.电源供应器为计算模块中电能转换类的电源，负责将标准交流电转化成低压稳定的直流电，用于为计算模块内所有计算资源和硬件进行供电。
50.进一步地，所述可动态重构和异构的计算模块还包括时钟发生器，所述时钟发生器焊接在所述可动态重构和异构的计算模块上。
51.时钟发生器用于产生时钟信号，使得计算模块能够精准的实现计算量的处理，提高计算量的精准度。
52.实施例在本实施例中，cpu处理器、第一dsp处理器、第二dsp处理器、第一fpga处理器、第二fpga处理器、第三fpga处理器、以太网交换芯片、srio交换芯片和bmc处理器之间具体的连接关系为：cpu处理器经由4xpcle通过pcle转srio模块后再通过4xsrio与srio交换芯片建立连接关系，cpu处理器还通过gpio和lpc与第三fpga处理器建立连接关系。
53.srio交换芯片分别通过4xsrio与第一dsp处理器和第二dsp处理器建立连接关系。
54.以太网交换芯片经由1xsgmii通过pcle转sgmii模块在通过4xpcle与cpu处理器建立连接关系，同时以太网交换芯片分别通过1xsgmii与第一dsp处理器和第二dsp处理器建立连接关系。
55.第一fpga处理器通过rst、gpio和spi与第一dsp建立连接关系，第一fpga处理器的输出端与以太网交换芯片的输入端连接。
56.第二fpga处理器通过rst&config与srio交换芯片建立连接，同时第二fpga还通过rst、spi和gpio与第二dsp处理器建立连接关系，第二fpga处理器还通过gpio与bmc处理器建立连接关系。
57.此外，如图1所示的左上角的rst为复位电路，在计算模块刚开始进入运行模式的时候，要用复位电路中的reset信号使计算模块的电路初始化，当计算模块的电路工作状态出现异常死机时也要用复位电路中的reset信号使之重新启动。右上角的八个分别被框住的圆为扼流线圈，主要用来计算模块的电路中的过滤电流中的杂波。cpu处理器下发还接有rtc（real_time clock，实时时钟）和bios flash（basic input/output system falsh，输
入输出闪光），rtc为cpu处理器提供精准的实时时间，bios flash为cpu处理器提供快速读写的功能，上方的jtag（joint test action group，联合测试工作组）调试接口是一种国际标准测试别亦，主要用于芯片内部测试。
58.通过上述连接关系，实现通过cpu处理器对接收的计算量的并行性类型进行析取后，将具有相同类型的计算量的代码段划分到同一子任务中，再基于srio交换芯片根据不同并行性类型将子任务分别划分到对应的计算资源中，在缩减了开发周期和开发风险的基础上，使得计算量的计算执行时间达到最小，同时与计算资源相连接的fpga处理器能够基于当前计算量的运算需求对对应的计算资源的复位、配置以及接口转换进行动态的重构和编程，避免现有基于深度定制化的计算模块设计方式存在的单一性，提升了计算模块的利用率，构建一个标准智能动态可重构异构的计算模块，使其可以在航天、雷达、导航等多种领域中发挥其优势，构成可动态重构数字处理系统、容错系统、自适应进化系统等，具有极强的竞争能力。
59.具体的，可动态重构和异构的计算模块按照“软件定义系统架构”，即图3实现，从系统整体功能需求角度出发，能够以较低的成本和较高的稳定性，可扩展性的来创建和维护软件系统。
60.软件架构支持重构方案的智能计算平台系统架构，以智能化技术为技术核心，支持智能云服务的服务与管理、通用智能框架的高效算法执行、运行支撑库的软硬件解耦和开发第三方智能计算软件，形成硬件资源可重组、软件功能可重构、智能需求可定义的总体计算架构，其中软件功能可重构是基于智能重构、异构计算装置（即cpu处理器、fpga处理器、dsp处理器和npu（neural-network processing unit，网络处理器））实现的。
61.软件定义的计算架构统一规范智能服务器的软件架构、软件各层级接口和协议，使上层应用软件独立于异构的分布式硬件环境，其中，开发配置标准化的软件功能模块可服务于智能化推理/训练应用和边缘服务协同应用，其次，允许引入第三方独立开发智能化软件，能够形成更具竞争性的采购体系。
62.而软件定义的重构技术通过应用可重构管理框架软件来实现，应用可重构管理框架软件架构主要包括主控软件框架、重构配置软件以及应用组件。系统软件以重构配置软件为基础，利用模块化的用于组件实现系统功能的可重构。
63.（1）主控软件框架具有数据融合、软件配置接口管理等功能，可实现人机交互软件对硬件资源访问及软件模块调配，实现数据融合处理并通过重构配置软件实现应用组件的管理和调用。
64.（2）应用组件是指可重构的系统所需的各种程序模块，典型的组件包括：信号调制/解调模块、信道编码/解码模块、插入/去除同步引导头模块、信息生成/解析模块、网络协议生成/解析模块等，各应用组件模块以功能函数的形式通过主控软件调用。
65.（3）重构配置软件是实现系统可重构的核心，包括cpu处理器重构配置软件、fpga处理器重构配置软件。cpu处理器重构配置软件采用模块动态加卸载的方式，加载运行的应用组件包括信息生成/解析模块、网络协议生成/解析模块等。fpga处理器重构配置软件采用动态加载方式，加载运行的应用组件包括信号调制/解调模块、信道编码/解码模块、插入/去除同步引导头模块等。
66.本实施例还提出一种计算装置，所述计算装置包括如上所述的可动态重构和异构
的计算模块，所述可动态重构和异构的计算模块包括cpu处理器、第一dsp处理器、第二dsp处理器、第一fpga处理器、第二fpga处理器、第三fpga处理器、以太网交换芯片、srio交换芯片和bmc处理器；所述srio交换芯片分别与所述cpu处理器、第一dsp处理器、第二dsp处理器和bmc处理器建立通讯连接；所述以太网交换芯片分别与所述第一dsp处理器和第二dsp处理器建立通讯连接；所述第一fpga处理器的输出端与所述以太网交换芯片的输入端相接，所述第一fpga处理器与所述第一dsp处理器建立通讯连接，所述第二fpga处理器接在所述srio交换芯片和bmc处理器之间，所述第二fpga处理器还与所述第二dsp处理器建立通讯连接；所述第三fpga处理器与所述cpu处理器建立通讯连接。
67.该计算装置的具体结构参照上述的实施例，由于本计算装置采用了上述可动态重构和异构的计算模块的实施例的全部技术方案，因此至少具有上述实施例的技术方案所带来的所有有益效果，在此不再一一赘述。
68.以上所述仅为本发明的可选实施例，并非因此限制本发明的专利范围，凡是在本发明的发明构思下，利用本发明说明书及附图内容所作的等效结构变换，或直接/间接运用在其他相关的技术领域均包括在本发明的专利保护范围内。