技术特征：
1.一种基于risc-v的ai计算异构系统，其特征在于，包括：基于risc-v指令集的处理器，定义为risc-v处理器，用于发送自定义扩展指令，并具有多种外设接口；nice核协处理器，用于执行自定义扩展指令，包含指令译码模块、指令执行模块、顶层控制模块；寄存器表，用于暂存risc-v处理器通过自定义扩展指令传输的各类配置参数；第一sram控制器，用于控制第一外部sram；第二sram控制器，用于控制第二外部sram；pe阵列计算模块，用于实现神经网络硬件加速计算，包含仲裁模块和pe计算单元；其中，所述risc-v处理器通过nice总线接口与nice核协处理器连接，risc-v处理器接收上位机基于ai计算内容所生成的配置参数，该配置参数是以自定义扩展指令形式下载到risc-v处理器，risc-v处理器通过nice总线接口将参数传递到nice核协处理器；所述nice核协处理器分别与第一sram控制器、寄存器表、pe阵列计算模块连接，nice核协处理器通过指令译码模块处理接收到的自定义扩展指令，将其转化为相应功能的使能信号，所述指令执行模块用于接收使能信号，并执行指令功能，所述顶层控制模块用于控制pe阵列计算模块的参数调度；所述自定义扩展指令包括写sram、读sram、初始化网络配置、初始化计算配置以及启动网络计算；所述寄存器表分别与pe阵列计算模块和risc-v处理器连接，寄存器表接收并缓存pe阵列的配置参数和输入数据，所述配置参数包括pe阵列网络配置参数、权重、仲裁模块配置参数；寄存器表还接收pe阵列计算模块得到的最终计算结果，并通过risc-v处理器回传到上位机；所述第一sram控制器分别连接第一外部sram和nice核协处理器，第一sram控制器控制第一外部sram进行配置参数的读写；所述第二sram控制器分别连接第二外部sram和pe阵列计算模块，第二sram控制器控制第二外部sram进行计算参数的读写。2.根据权利要求1所述的一种基于risc-v的ai计算异构系统，其特征在于，所述ai计算异构系统的数据处理流程为：步骤1、确定ai计算内容，在上位机使用脚本文件根据数据集生成对应的配置参数，配置参数包含网络配置参数、权重、仲裁模块配置参数、输入激活参数；步骤2、在软件层自定义扩展指令，并将其下载到risc-v，实现代码功能重构；上位机通过串口将配置参数传输到risc-v处理器，risc-v处理器以nice总线为桥梁，将参数传递给nice核协处理器；步骤3、nice核协处理器接收risc-v处理器发送的写sram指令，通过选择器完成指令译码，在指令执行模块执行写sram指令，使用第一sram控制器，将配置参数写入第一外部sram；在ai计算中，需要重复执行写sram指令，直到将全部参数写入外接的第一外部sram；步骤4、nice核协处理器接收来自risc-v处理器的初始化网络配置指令，配置pe计算单元模块；具体为在nice核协处理器中顶层控制模块的控制下，通过第一sram控制器读取第一外部sram中的网络配置参数，并传输到寄存器表，根据网络配置参数使能参与计算的pe单元；
步骤5、nice核协处理器接收来自risc-v处理器的初始化计算配置指令，从第一外部sram中读取权重、仲裁模块参数，传输到寄存器表，仲裁模块参数配置pe阵列的通信网络架构；步骤6、nice核协处理器接收来自risc-v处理器的启动网络计算指令，从第一外部sram中读取输入激活参数，传输到寄存器表，nice核协处理器中的顶层控制模块向pe阵列计算模块发出取参信号，pe阵列计算模块从寄存器表中取出输入激活参数进行网络计算，并将计算参数写入第二外部sram，最后通过寄存器表保存最终结果并传回上位机。
技术总结
本发明属于集成电路领域，具体涉及一种基于RISC-V的AI计算异构系统。该系统主要包括：具有多种外设接口，用于发送自定义扩展指令的基于RISC-V指令集的处理器；用于执行自定义扩展指令的NICE(Nuclei Instruction Co-unit Extension，核指令协同单元扩展)协处理器模块；用于暂存参数的寄存器表模块；用于外部SRAM控制的SRAM控制器模块；包含仲裁模块和PE(Processing Elements，处理单元)计算单元，用于实现神经网络硬件加速计算的PE阵列计算模块。RISC-V处理器通过NICE总线传输自定义扩展指令到NICE核协处理器，根据配置参数控制、调度PE阵列完成高效计算，大幅度减少了对存储空间的访问，降低功耗。同时该系统能够改变配置参数重构PE阵列，提升了通用性和灵活性。提升了通用性和灵活性。提升了通用性和灵活性。
技术研发人员：胡绍刚 王宇宸 周莆均 乔冠超 刘洋
受保护的技术使用者：电子科技大学
技术研发日：2022.10.24
技术公布日：2023/1/6