一种保护用自主芯片可靠性预计方法

本发明涉及电力系统继电保护，尤其是涉及一种保护用自主芯片可靠性预计方法。

背景技术：

1、随着电网规模的扩大，电网结构日益复杂，近年来大型互联电网频繁发生重大事故，保护装置作为保障电力系统安全稳定运行的第一道防线，其可靠性对电网安全至关重要。但保护装置元器件损坏、老化等会导致保护装置丧失对电网进行控制和监测的功能，从而影响电网的安全稳定性。芯片是构成保护装置的基础，保护装置中cpu、dsp(数字音频处理器)、fpga(可编辑门整列)、存储芯片、adc(模数转换器)、电源芯片等核心元器件电子设备对温度等外界环境均非常敏感，如果外界环境达到一定程度，就会影响元器件使用寿命或直接导致电子元器件工作失效，最终影响整个继电保护装置的工作。掌握保护装置芯片的失效率，可系统分析保护装置可靠性以及可靠性的影响因素，分析保护装置老化导致的可靠性降低，对于指导保护装置的大修、技改等具有重要意义。

2、进口芯片有多年电力系统应用经验，失效率能直接给出，并可经过在运保护装置运行情况数据统计分析得到验证，适用于有大量的现场运行的失效数据情况，通过对大量的运行数据、结果进行统计分析来获得，都属于事后总结整理获得。然而，长期以来，中国信息产业“缺芯(芯片)少魂(操作系统)”让有识之士担忧。2018年，中兴事件发生后，国产芯片一时成为万众瞩目的焦点，近年来我国存在芯片行业面临“卡脖子”威胁，使得国产化芯片逐渐普及，与原来采用的进口芯片相比，国产化芯片大多为近年完成设计开发，部署使用数量不够多，缺乏运行表现相关数据；在这种情况下，如何仅通过芯片厂家提供给的老化试验及高加速实验等数据就可预估出芯片在实际运行环境下的时变失效率，进而预估出芯片模块及整机的可靠性，从而能够有效保障自主芯片的可靠稳定工作就显得尤为重要。

技术实现思路

1、本发明的目的是提供一种保护用自主芯片可靠性预计方法，对保护装置各核心芯片进行高加速实验，针对不同的加速试验类型，构建相应的加速模型，并预计芯片的基本失效率，基于应力模型得出参考条件与应用条件相对应的失效率计算模型，修正基本失效率，从而预计实际运行环境下的芯片失效率，实现了保护用自主芯片的失效率预计。

2、为实现上述目的，本发明提供了一种保护用自主芯片可靠性预计方法，包括以下步骤：

3、s1、选定保护装置，将其按照板卡类型进行第一轮分解，再将板卡按照芯片类型进行第二轮分解，分解为具体芯片对象；

4、s2、对芯片进行高加速实验；

5、s3、针对高加速试验类型，构建加速模型；

6、s4、利用加速模型，计算高加速实验下的芯片基本失效率；

7、s5、基于芯片失效率，计算芯片的平均故障间隔时间mtbf：mtbf＝109/fit，其中fit为芯片失效率；

8、s6、修正基本失效率，预计实际运行环境下的芯片失效率。

9、优选的，所述步骤s3中加速模型为温度实验相关的加速因子模型、振动实验相关的加速因子模型、温湿度实验相关的加速因子模型、电应力相关的加速因子模型以及综合加速因子模型，温度实验相关的加速因子模型为：arrhenius模型、基于arrhenius模型的温度循环加速因子、基于筛选度的温度循环加速因子、温度综合加速因子。

10、优选的，所述步骤s3中，温度实验相关的加速因子模型的arrhenius模型方程式为：

11、

12、其中，ea为失效机理激活能，以ev为单位；玻耳兹曼常数k＝8.617x10-5ev/c，tuse为使用温度，ttest为测试温度；

13、基于arrhenius模型的温度循环加速因子--norris-landzberg模型的模型方程式为：

14、

15、

16、

17、其中，f为热循环频率，单位：(次/天)；δttest为测试温度变化量；δtuse为使用温度变化量；a、b的取值依据封装焊点的类型；a1为幂律形式的循环频率因子；a2为温度依赖性分量；

18、基于筛选度的温度循环加速因子：mil-hdbk-344a加速模型的方程式为：

19、ktc＝1.73×10-3(δt+0.6)0.6×[ln(e+v)]3

20、

21、温度综合加速因子为：

22、

23、其中，(ktc)u表示使用条件下的热应力因子；(ktc)t表示测试条件下的热应力因子；vuse为使用温度变化速率(k/min)；vtest为使用温度变化速率(k/min)。

24、优选的，所述步骤s3中，振动实验相关的加速因子模型方程为：

25、

26、其中，wtest为加速实验中的振动的峰值加速度(g)；wuse为使用环境的振动的峰值加速度(g)；

27、温湿度实验相关的加速因子模型方程式为：

28、

29、n为湿度项反应速率常数；ha为实验相对湿度；hu为自然贮存相对湿度；

30、电应力相关的加速因子模型方程式为：

31、

32、β为电压加速常数；vstress为实验时应力电压；vuse为正常使用电压；

33、综合加速因子模型方程式为：

34、

35、ns：应力水平数；在应力i作用下各失效模式加速因子的乘积；ai：各应力下的加速因子。

36、优选的，所述步骤s4中，基本失效率fit的计算公式为：

37、

38、其中，χ2为期望置信水平和(2p+2)自由度下的卡方值，p是失效数，a为加速因子。

39、优选的，所述步骤s6中修正基本失效率依据电压因子πu、温度因子πt或漂移敏感因子πd

40、优选的，所述步骤s6中，电压因子πu的计算公式为：

41、1)对于数字cmosb系列电路：

42、

43、3)对于模拟集成电路：

44、

45、其中，u：工作电压(v)，uref：参考电压(v)，umax：额定电压(v)，c1、c2、c3为一常数。

46、优选的，所述步骤s6中，温度因子πt的计算公式为：

47、

48、

49、

50、其中，tu,ref为参考环境温度(k)，t1为参考条件下芯片的结温(k)，t2为实际环境温度(k)，b、ea1、ea2为常数。

51、优选的，所述步骤s6中，关于漂移敏感因子πd，对于非漂移电路：πd＝1，对于漂移敏感电路：πd＝2。

52、本发明与现有技术相比，具有如下优点：

53、(1)本发明针对自主芯片缺少现场运行数据的现状，提供了一种不依赖于运行数据的芯片失效率计算方法。

54、(2)本发明所预计的芯片失效率考虑了温度变化等实际运行环境情况，估算得到的失效率更符合实际。

55、下面通过附图和实施例，对本发明的技术方案做进一步的详细描述。