技术特征：
1.一种针对多协议快充芯片的fpga数字设计验证平台，所述验证平台与待充电设备连接，其特征在于，所述验证平台包括：电流放大模块(1)、检测模块(2)、fpga数据处理模块(3)、比较模块(4)、隔离模块(5)、调节模块(6)、变压器t；电流放大模块(1)，用于对所述变压器t副边的输出电流i
out
采样并放大，生成放大输出电流en-i
out
；检测模块(2)，用于接收所述放大输出电流en-i
out
，生成待充电设备的电流信号；还用于检测所述待充电设备端口的电压值，生成待充电设备的电压信号；fpga数据处理模块(3)，用于接收所述待充电设备的电压信号或电流信号，并通过所述检测模块(2)与待充电设备通信，解析出待充电设备的快充协议类型，生成与所述快充协议类型适配的基准电压cv-ref或最大电流cc-ref；比较模块(4)，用于接收所述放大输出电流en-i
out
、基准电压cv-ref和最大电流cc-ref，并获取变压器t副边的输出电压v
out
；并根据所述最大电流cc-ref值、放大输出电流en-i
out
值、基准电压cv-ref值、输出电压v
out
值，生成电流比较结果i
result
或电压比较结果v
result
；隔离模块(5)，用于接收所述电流比较结果i
result
或电压比较结果v
result
，根据所述电流比较结果i
result
或电压比较结果v
result
生成调节信号；调节模块(6)，用于接收所述调节信号，根据所述调节信号调节输出电流i
out
值或输出电压v
out
值，使得调节后的输出电流i
out
或输出电压v
out
与待充电设备的快充协议类型相适配。2.根据权利要求1所述的一种针对多协议快充芯片的fpga数字设计验证平台，其特征在于：所述验证平台还包括ad模块(7)，所述电流放大模块(1)对所述调节后的输出电流i
out
采样并放大，生成调节后的放大输出电流en-i
out
；所述ad模块(7)接收所述调节后的放大输出电流en-i
out
，并获取调节后的输出电压v
out
，并将调节后的放大输出电流en-i
out
和调节后的输出电压v
out
转换为数字信号，输出至所述fpga数据处理模块(3)；所述fpga数据处理模块(3)根据所述调节后的放大输出电流en-i
out
、调节后的输出电压v
out
解析得到当前输出电压值和电流值，并通过检测模块(2)将所述当前输出电压值和电流值反馈至待充电设备。3.根据权利要求1所述的一种针对多协议快充芯片的fpga数字设计验证平台，其特征在于：所述检测模块(2)包括d+/d-检测电路(21)、cc线检测电路(22)、输出电流检测电路(23)和切换电路(24)；所述d+/d-检测电路(21)用于检测待充电设备d+端口和d-端口的电压值；所述cc线检测电路(22)用于检测待充电设备cc1端口或cc2端口的电压值；所述输出电流检测电路(23)用于检测所述输出电流i
out
值；所述切换电路(24)用于输出不同的电压值至待充电设备的d+端口和d-端口。4.根据权利要求3所述的一种针对多协议快充芯片的fpga数字设计验证平台，其特征在于：所述cc线检测电路(22)包括第一比较器(221)和第二比较器(222)，所述第一比较器(221)和第二比较器(222)的同相输入端均与待充电设备的cc1端口或cc2端口连接；所述第一比较器(221)的同相输入端的电压值由第一使能开关组控制，所述第一使能开关组包括多路并联的使能开关，每一路中的使能开关与一电流源串联；所述第一比较器(221)的反相输入端的电压值由第二使能开关组控制，所述第二使能开关组由多路使能开
关组成，每一路中的使能开关配置对应的电压；所述第二比较器(222)的同相输入端的电压值由第三使能开关组控制，所述第三使能开关组包括多路并联的使能开关，每一路中的使能开关与一电流源串联；所述第二比较器(222)的反相输入端的电压值由第四使能开关组控制，所述第四使能开关组由多路使能开关组成，每一路中的使能开关配置对应的电压。5.根据权利要求3所述的一种针对多协议快充芯片的fpga数字设计验证平台，其特征在于：所述切换电路(24)包括多个使能开关，fpga数据处理模块(3)通过控制所述切换电路(24)中各使能开关的闭合，使所述切换电路(24)输出不同的电压值至待充电设备的d+端口和d-端口。6.根据权利要求1所述的一种针对多协议快充芯片的fpga数字设计验证平台，其特征在于：所述比较模块(4)包括da芯片(41)、第三比较器(42)、第四比较器(43)；所述da芯片(41)将所述基准电压cv-ref和所述最大电流cc-ref转换为模拟信号，所述第三比较器(42)比较基准电压cv-ref值与输出电压v
out
值，生成电压比较结果v
result
，所述第四比较器(43)比较最大电流cc-ref值与放大输出电流en-i
out
值，生成电流比较结果i
result
。7.根据权利要求1所述的一种针对多协议快充芯片的fpga数字设计验证平台，其特征在于：所述隔离模块(5)为光耦、磁耦或容耦，所述隔离模块(5)通过串联一电阻后与所述变压器t副边的输出端连接。8.根据权利要求2所述的一种针对多协议快充芯片的fpga数字设计验证平台，其特征在于：所述fpga数据处理模块(3)与所述比较模块(4)、所述ad模块(7)之间的通信均采用i2c通信方式。
技术总结
本发明公开了一种针对多协议快充芯片的FPGA数字设计验证平台，其包括：电流放大模块对输出电流采样并放大，生成放大输出电流；检测模块根据放大输出电流，结合对待充电设备端口的电压检测，生成待充电设备的电流信号和电压信号；FPGA数据处理模块根据电压信号或电流信号，与待充电设备通信，解析出快充协议类型，生成基准电压或最大电流；比较模块生成电流比较结果或电压比较结果；隔离模块根据电流比较结果或电压比较结果，生成调节信号；调节模块调节输出电流或输出电压，使得调节后的输出电流或输出电压与快充协议类型相适配。此验证平台验证速度快，且结果可靠，可以缩短芯片的开发周期，提高芯片流片成功率。提高芯片流片成功率。提高芯片流片成功率。
技术研发人员：聂肖志 张俊杰
受保护的技术使用者：苏州美思迪赛半导体技术有限公司
技术研发日：2022.12.01
技术公布日：2023/3/21