降低远存储器中的存储器功率使用的制作方法

本文描述的实施例涉及电子系统中的功率使用。一些实施例涉及当电子系统处于空闲模式时由电子系统的存储器使用的功率的降低。

背景技术：

1、诸如笔记本电脑之类的客户端平台使用基于双倍数据速率(double data rate，ddr)或低功耗ddr(low power ddr，lpddr)的动态随机存取存储器(dynamic random-access memory，dram)技术。客户端平台的最新趋势表明，存储器的比特密度正在增长，这进而意味着更高的容量，例如，笔记本电脑支持的存储器在8gb到64gb之间。在待机状态期间，dram存储器进入的最低功率模式是自刷新(self-refresh)。自刷新意味着必须定期向存储器上的电容供电，以便保留数据。这对笔记本电脑的电池消耗产生了重大影响，导致笔记本电脑用户体验质量下降，并使笔记本电脑制造商更难满足日益严格的能源法规。

技术实现思路

技术特征：

1.一种装置，包括：

2.根据权利要求1所述的装置，其中，所述第一存储器部分包括近存储器，并且所述第二存储器部分包括远存储器。

3.根据权利要求2所述的装置，其中，响应于来自所述功率控制单元的退出所述待机模式的通知，所述2lm硬件加速器还被配置为将dram内容从所述第二存储器部分移动到所述第一存储器部分。

4.根据权利要求3所述的装置，其中，响应于退出所述待机模式，所述功率控制单元还被配置为恢复系统上下文。

5.根据权利要求3所述的装置，其中，响应于退出所述待机模式，所述功率控制单元还被配置为提供命令所述dram退出自刷新并执行存储器解锁操作的信号。

6.根据权利要求1所述的装置，其中，所述待机模式包括现代待机(mos)状态。

7.根据权利要求6所述的装置，其中，所述待机模式包括mos s0i4状态。

8.根据权利要求1所述的装置，其中，所述装置还包括功率管理控制器，并且其中，所述功率控制单元还被配置为在所述刷新之后通知所述功率管理控制器要从所述装置移除电力。

9.一种非暂态计算机可读存储介质，在其上存储有多个指令，所述多个指令在由处理器执行时使所述处理器执行操作，所述操作包括：

10.根据权利要求9所述的非暂态计算机可读存储介质，其中，所述第一存储器部分包括近存储器，并且所述第二存储器部分包括远存储器，并且其中，所述处理器被配置为响应于退出所述待机模式的通知，将dram内容从所述第二存储器部分移动到所述第一存储器部分。

11.根据权利要求10所述的非暂态计算机可读存储介质，其中，响应于退出所述待机模式，所述处理器还被配置为恢复系统上下文。

12.根据权利要求9所述的非暂态计算机可读存储介质，其中，所述待机模式包括现代待机(mos)s0i4状态。

13.一种装置，包括：

14.根据权利要求13所述的装置，其中，所述第二存储器部分包括非易失性存储器。

15.根据权利要求14所述的装置，其中，所述第一存储器部分包括系统远存储器，并且其中，所述第二存储器部分包括动态随机存取存储器(dram)。

16.根据权利要求15所述的装置，其中，所述第一存储器部分包括计算高速链路(cxl)存储器。

17.根据权利要求16所述的装置，其中，所述cxl存储器在移动所述钉扎和锁定的页面信息之后进入低功率状态。

18.根据权利要求13所述的装置，其中，所述功率控制单元通信地耦合到操作系统，其中，在所述存储器控制器在所述待机进入的触发下将所述钉扎和锁定的页面信息的至少所述一部分从所述第一存储器部分移动到所述第二存储器部分之后，所述操作系统关闭总线主控。

19.根据权利要求13所述的装置，其中，在直接存储器访问被关闭时，所述功率控制单元在移动所述钉扎和锁定的页面信息的至少所述一部分之前，检查到下一定时器事件的时间是否大于阈值。

20.一种非暂态计算机可读存储介质，在其上存储有多个指令，所述多个指令在由处理器执行时使所述处理器执行操作，所述操作包括：

21.根据权利要求20所述的非暂态计算机可读存储介质，其中，所述第一存储器部分包括计算高速链路(cxl)存储器，并且所述第二存储器部分包括动态随机存取存储器(dram)。

22.根据权利要求21所述的非暂态计算机可读存储介质，其中，所述cxl存储器在移动所述钉扎和锁定的页面信息之后进入低功率状态。

23.根据权利要求21所述的非暂态计算机可读存储介质，其中，所述处理器还被配置为执行操作，所述操作包括：在所述待机进入的触发下将所述钉扎和锁定的页面信息的至少所述一部分从所述第一存储器部分移动到所述第二存储器部分之后关闭总线主控。

24.根据权利要求21所述的非暂态计算机可读存储介质，其中，在直接存储器访问被关闭时，所述功率控制单元在移动所述钉扎和锁定的页面信息的至少所述一部分之前，检查到下一定时器事件的时间是否大于阈值。

技术总结
一些实施例包括装置和与该装置相关联的电气模型。其中一种装置包括功率控制单元，用于监控装置的功率状态以进入待机模式。该装置可以包括两级存储器(2LM)硬件加速器，用于响应于来自功率控制单元的进入待机模式的通知，将动态随机存取存储器(DRAM)内容从第一存储器部分刷新到第二存储器部分。该装置可以包括处理电路，用于确定存储器利用率并响应于存储器利用率超过阈值而将存储器从第一存储器部分移动到第二存储器部分。描述了其他方法、系统和装置。

技术研发人员：郭佳虹,迪帕克·甘迪加·希瓦库马尔,阿努普·穆克,埃里克·吉宏,兹维卡·格林菲尔德,阿萨夫·鲁宾斯坦,利奥·阿克拉巴维
受保护的技术使用者：英特尔公司
技术研发日：
技术公布日：2024/2/21