本发明涉及集成电路,尤其涉及一种版图与原理图一致性检查(layoutversus schematic,lvs)验证时查找短路错误的方法。
背景技术:
1、目前,集成电路芯片顶层lvs运行完成后的报错文件能提示两条不同net
2、(agnd,dv_dac_gain<6>)之间有短路,按lvs错误检查流程,通过点选
3、net(dv_dac_gain<6>)进行图形显示,那么将会显示连接线agnd和dv_dac_gain<6>的逻辑与运算结果,这种技术方案可以通过图形显示net(agnd,dv_dac_gain<6>)之间的所有连接点,但由于图形过多,并不能在版图上快速、准确定位到短路的连接位置。
技术实现思路
1、本发明的目的是提供一种lvs验证时查找短路错误的方法,该方法可以解决lvs验证过程中查找短路错误的时候不能简洁、有效判定短路位置的问题,可节省30%以上的查错时间,极大提高工作效率,节省人力物力和时间成本。
2、本发明的目的是通过以下技术方案实现的:
3、一种lvs验证时查找短路错误的方法,所述方法包括:
4、步骤1、首先按集成电路芯片的布局确认网络节点net(dv_dac_gain<6>)在芯片顶层的位置,并在所属模块col_comp_ctl_r的输入/输出接口连接线找到网络节点net(dv_dac_gain<6>),然后在芯片顶层上增加版图与原理图一致性检查lvs验证用的标签lable,标签名称为dv_dac_gain<6>;
5、步骤2、用修改后的版图重新使用calibre软件验证lvs得出结果提示;其中,calibre软件是一款eda工具,用于集成电路的设计与验证;
6、步骤3、利用版图短路layout shorts以及高亮短路highlight short得到高亮短路的版图图形;
7、步骤4、然后在版图编辑窗口中查看步骤3得到的高亮短路的版图图形,通过增加标签lable后得到极简短的短路路径,从而快速查找到短路位置。
8、由上述本发明提供的技术方案可以看出,上述方法可以解决lvs验证过程中查找短路错误的时候不能简洁、有效判定短路位置的问题,在解决大/超大规模集成电路版图验证产生的net短接问题时,可节省30%以上的查错时间,极大提高工作效率,节省人力物力和时间成本。
1.一种lvs验证时查找短路错误的方法,其特征在于,所述方法包括:
2.如权利要求1所述lvs验证时查找短路错误的方法,其特征在于,在步骤1中,所述网络节点net(dv_dac_gain<6>)在芯片顶层的位置具体是:处于第一象限坐标为(1176.575,1331.115);
3.如权利要求1所述lvs验证时查找短路错误的方法,其特征在于,在步骤2中,所述修改后的版图具体是指在芯片顶层上增加标签dv_dac_gain<6>后的版图。
4.如权利要求1所述lvs验证时查找短路错误的方法,其特征在于,所述步骤3的过程具体为: