一种基于描述符的通用实时仿真系统数据传输系统

文档序号:37044707发布日期:2024-02-20 20:39阅读:来源:国知局

技术特征:

1.一种基于描述符的通用实时仿真系统数据传输系统,其特征在于:包括通过pcie总线进行数据交互的实时仿真系统cpu数据处理模块和实时仿真系统fpga数据处理模块;所述实时仿真系统cpu数据处理模块支持pio读写操作,实现对所述fpga数据处理模块内部子模块的寄存器读写,包括c2f和f2c描述符信息;还支持dma数据的读写操作,实现实时仿真系统cpu数据处理模块和实时仿真系统fpga数据处理模块之间dma数据的接收和发送处理;还用于获取dma写内存数据的最后一个时间戳计数值,用于判断一次dma写内存数据是否完成。

2.根据权利要求1所述的一种基于描述符的通用实时仿真系统数据传输系统,其特征在于:所述实时仿真系统fpga处理模块包括pcie_ctrl模块、datain模块、dataout模块、clk_sync模块和若干个功能模块;

3.根据权利要求2所述的一种基于描述符的通用实时仿真系统数据传输系统,其特征在于:所述pcie_ctrl模块内部包括xilinx pcie ip核、发送引擎模块、接收引擎模块和axi4-lite总线互联模块;发送引擎模块、接收引擎模块实现pcie事务层tlp的组包发送和接收解析功能,通过axi4-lite总线互联模块对datain模块、dataout模块、clk_sync模块和功能模块的寄存器读写操作;发送引擎模块将dma读内存数据发送给datain模块,接收引擎模块接收来自dataout模块发送的dma写内存数据;发送引擎模块和接收引擎模块通过xilinx pcieip核自动完成所实时仿真系统fpga数据处理模块和实时仿真系统cpu数据处理模块之间的数据交互。

4.根据权利要求2所述的一种基于描述符的通用实时仿真系统数据传输系统,其特征在于:所述datain模块包括第一同步控制模块、第一数据控制模块和第一描述符存储模块;

5.根据权利要求2所述的一种基于描述符的通用实时仿真系统数据传输系统,其特征在于:所述dataout模块包括数据组合模块、第二同步控制模块、第二数据控制模块和第二描述符存储模块;

6.根据权利要求2所述的一种基于描述符的通用实时仿真系统数据传输系统,其特征在于:所述clk_sync模块包括同步生成模块和第三同步控制模块;同步生成模块用于生成脉宽和周期可配置的同步信号,第三同步控制模块基于同步信号对datain模块、dataout模块、功能模块进行使能控制。

7.根据权利要求2所述的一种基于描述符的通用实时仿真系统数据传输系统,其特征在于:所述功能模块包括第四同步控制模块和用户自定义功能模块;第四同步控制模块进行输入同步信号sync的延时控制;用户自定义模块根据用户需求添加所需的功能逻辑以实现不同的应用需求。

8.根据权利要求2所述的一种基于描述符的通用实时仿真系统数据传输系统,其特征在于:所述pcie_ctrl模块与所述datain模块、dataout模块、clk_sync模块、功能模块之间通过axi4-lite总线连接,实现对所连接模块的寄存器读写操作。

9.根据权利要求3所述的一种基于描述符的通用实时仿真系统数据传输系统,其特征在于:所述pcie_ctrl模块通过与接收引擎rx_engine模块和发送引擎tx_engine模块引出的axi4-stream总线连接,将dma读内存数据发送给datain模块,同时接收来自dataout模块发送的dma写内存数据。


技术总结
本发明采用的技术方案是:一种基于描述符的通用实时仿真系统数据传输系统,包括通过PCIE总线进行数据交互的实时仿真系统CPU数据处理模块和实时仿真系统FPGA数据处理模块;所述实时仿真系统CPU数据处理模块支持PIO读写操作,实现对所述FPGA数据处理模块内部子模块的寄存器读写,包括C2F和F2C描述符信息;还支持DMA数据的读写操作,实现实时仿真系统CPU数据处理模块和实时仿真系统FPGA数据处理模块之间DMA数据的接收和发送处理;还用于获取DMA写内存数据的最后一个时间戳计数值,用于判断一次DMA写内存数据是否完成。本发明优化数据传输机制,达到降低传输缓存和中断引入时延的目的。

技术研发人员:王康,王凯旋,甘波,汪光森,王志伟,柳青,陈国勇,熊又星
受保护的技术使用者:中国人民解放军海军工程大学
技术研发日:
技术公布日:2024/2/19
当前第2页1 2 
网友询问留言 已有0条留言
  • 还没有人留言评论。精彩留言会获得点赞!
1