专利名称：一种抗干扰微型计算机的制作方法
技术领域：
本发明涉及到了数字计算机领域，特别是涉及到了由数字计算机构成的控制装置的领域。
随着微机的进一步推广应用，单片机和单板机已经开始应用于工业过程控制和实时控制，但随着实践，人们发现这一类微机尚存在一些缺陷，无法满足工业过程控制和实时控制的实际需要，人们迫切希望能对这一类微机进行改进，使其具有更简单的结构，更低的成本和较高的抗电网脉冲干扰能力。
本发明的目的在于提供一种具有抗电网脉冲干扰能力的、结构简单的，成本低的微型计算机。
本发明的计算机由一个CPU单元，一个存储单元、一个接口单元连接组成，具有一个用于连接供电电源的电源连接端和系统接地端，该电源连接端与上述的CPU单元，存储单元，接口单元的电源连接端相连接，该系统接地端与上述的CPU单元、存储单元、接口单元的接地端相连接；其特征在于还具有一个由IC7705型电压监视用集成电路及与之配合使用的元件构成的抗干扰电路，该抗干扰电路连接在所述的电源连接端和系端接地端之间，对施加在所述的电源连接和系统接地端之间的电源电压敏感，当该电源电压低于临界电压时，所述的抗干扰电路输出低电平信号，当该电源电压高于所述的临界电压时，所述的抗干扰电路输出高电平信号，所述的CPU单元对上述的抗干扰电路输出的信号状态敏感，当上述的抗干扰电路输出低电平信号时，使CPU单元处于保护状态，以避免CPU的误动作和数据丢失。
图1为IC7705电路的管脚说明图。
图2为本发明所选用抗干扰电路的说明图。
图3为本发明所选用的抗干扰电路的又一个说明图。
图4为本发明所选的又一实施例的说明图。
图5为本发明所选用的地址选通方式的说明图。
图6为本发明所选用的地址选通方式的又一说明图。
本发明所涉及的IC7705型电压监视用集成电路(T)具有8个管脚，参考图1，第一管脚(1)为基准电压输出端VREF，第二管脚(2)为复位输入端RESIN，第三管脚(3)为定时电容连接端Cr，第四管脚(4)为接地端GND，第五管脚(5)为复位输出端RESET，第六管脚(6)为复位输出端RESET，第七管脚(7)为被测电压输入端SENSE，第八管脚(8)为电源连接端Vcc。
集成电路IC7705通常用来监视除供电电源电压以外的另一个被测信号的电压，在本发明中，该IC7705被用来监视供电电源电压本身。IC7705集成电路是由美国德州仪器公司生产。
在本发明所例举的第一实施例中，集成电路IC7705(T)的第一管脚(1)通过电容(C1)与接地端(B)连接，参考图2，第三管脚(3)通过电容(C2)与接地端(B)连接，第四管脚(4)与接地端(B)连接，第二、七、八管脚(2、7、8)与电源连接端(A)连接，第六管脚(6)悬空，第五管脚(5)通过电阻(R)与端(A)连接，第五管脚(5)还与端(K)连接，端(K)构成了抗干扰电路的信号输出端。端(A、B)用于连接供电电源。
在本发明所例举的第二实施例中，参考图3，所述的抗干扰电路区别第一实施例的地方是，所述的电源连接端(A)和接地端(B)之间依次串联连接有一个电阻(RS)和一个电容(CS)，集成电路IC7705(T)的第二、七脚(2、7)与电阻(RS)和电容(CS)的连接端相连接，在本实施例中，电阻(RS)和电容(CS)构成了RC延时网络，可以减少电路的噪声影响，调整器件的灵敏度。在本实施例中，由电阻(RS)和电容(CS)决定的时间常数取为10μs。
在本发明所例举的第一实施例、第二实施例中，计算机的CPU单元可以是由Z80芯片构成，所述的CPU单元上的非屏蔽中断NMI可以与所述的抗干扰电路的信号输出端(K)相连接，当电源上电时，输出端(K)输出低电平，CPU单元延时启动，当因干扰或关机使电源电压下降低于临界电压时，所述的输出端(K)输出低电平信号，CPU单元在接收到该信号后，可以中断主程序，进入中断服务程序，保护CPU单元中各寄存器的内容。
所述的CPU单元上的复位控制端RESET可以与上述的抗干扰电路的信号输出端(K)相连接，当因干扰或关机使电源电压下降低于临界电压时，所述的端(K)输出低电平信号，CPU单元在接收到该信号后，可以使程序计数器复零，接口电路复位，等待干扰过后，重新或继续执行主程序。
所述的CPU单元上的总线请求控制端BUSRQ可以与上述的抗干扰电路的信号输出端(K)相连接，当因干扰或关机使电源电压下降低于临界电压时，所述的输出端(K)输出低电平信号，CPU单元在接收到该信号后，可以使CPU处于浮空状态，停止各种操作，总线处于开路状态，待干扰过后，CPU单元继续执行原程序。
所述的CPU单元上的等待控制端WAIT可以与上述的抗干扰电路的信号输出端(K)相连接，当因干扰使电源电压下降低于临界电压时，所述的输出端(K)输出低电平信号，CPU单元在接收到该信号后，可以使CPU单元处于等待状态，停止各种操作，待干扰过后，CPU单元可以继续执行程序，此种连接方法最简单、方便，而且使CPU单元能在干扰期间捕捉到由外设提出的中断请求，并在干扰脉冲过后响应该中断请求。此种连接方法最适用于抗瞬时脉冲干扰。
上述的临界电压可以选取为4.5～4.6V。
本发明的计算机的存储单元可以是由程序存储器(9)和数据存储器(10)两部分构成，参考图4，所述的数据存储器(10)的电源连接端(11)和接地端(12)之间串联连接有一个电阻(R1)和一个可充电的镍镉电池(E)，数据存储器(10)的端(11)还通过一个二极管(D)，与电源连接端(A)相连接，端(12)与接地端(B)相连接。由端(A)和端(B)间输入的电压经二极管(D)向存储器(10)供电，同时向电池(E)充电，当电源掉电后，电池(E)输出的电压经电阻(R1)向存储器(10)供电，以便保护存储器(10)中的数据。
当本发明的计算机的CPU单元采用Z80型CPU芯片时，本发明的计算机的CPU单元还可以采用地址直接选通方式选通数据存储器和程序存储器，省去地址译码器，参考图5，其连接方式区别于现有技术的地方是，所述的CPU单元(Z80)的地址线(A13)直接连接程序存储器(2716)的片选端(CS)，CPU单元(Z80)的(MREQ)端与程序存储器(2716)的(PD／PGM)端相连接，因此当地址线(A13)和端(MREQ)同时有效时可以选通存储器(2716)；CPU单元(Z80)的地址线(A13)还经过一个反向门(G1)输入到一个双输入端与非门(G2)的一个输入端上，该与非门(G2)的另一个输入端与CPU单元(Z80)的(MREQ)端相连接，该与非门(G2)的输出端与数据存储器(6116)的片选端(CE)相连接，与非门(G2)输出的信号可以选通数据存储器(6116)；所述的CPU单元(Z80)的(WR)端和(MREQ)端连接一个双输入端与非门(G3)的输入端，与非门(G3)的输出端与数据存储器(6116)的读写端(R／W)相连接。
本发明的计算机的I／O接口单元的选通方式也可以采用“地址直接选通”方式，省去地址译码器，所述的I／O接口单元可以是由1～6个I／O接口电路来构成，CPU单元的地址线低8位中的高6位可以分别与1～6个I／O接口电路的片选端相连接，CPU单元的地址线低8位中的低2位并接于每个接口电路的通道选择端，所述的I／O接口电路可以由Z80系列接口电路或8085系列接口电路来构成，下面参考图6，通过说明CPU单元(Z80)与8085型接口电路(8255)和一个Z80型接口电路(PIO)的连接方式来说明CPU单元与Z80系列接口电路或8085系列接口电路的连接特征。
所述的CPU单元(Z80)的地址线A0～A7中地址线(A2、A3)分别连接接口电路(8255)和接口电路(PIO)的片选端(CS)，低两位地址线(A0、A1)，并接于接口电路(8255)和电路(PIO)的通道选择端(A0′、A1′)。
CPU单元(Z80)的I／O请求端(IORQ)与电路(PIO)的(IORQ)端相连接，CPU单元(Z80)的(RD)端与电路(PIO)的(RD)端相连接。
CPU单元(Z80)的(IORQ)端和(WR)和一个双输入端与非门(G4)的输入端相连接，与非门(G4)的输出端与电路(8255)的(WR)端相连接，CPU单元(Z80)的(IORQ)端和(RD)端和一个双输入端与非门(G5)的输入端相连接，与非门(G5)的输出端与电路(8255)的(RD)端相连接。
当选用两个或两个以上I／O接口电路时，为了保证在同一时刻CPU单元(Z80)只能与一个I／O接口电路通讯。在软件上必须采取措施，即在CPU单元(Z80)的(IORQ)端输出有效信号时，CPU单元(Z80)的地址(A2～A7)中只能有一个有效(高电平)，当选用6个I／O接口电路时，CPU单元(Z80)的地址(A2～A7)可以将6个I／O接口的地址定为7C～7FH，BC～BFH，DC～DFH，EC～EFH，F4～F7H，F8～FBH。
本发明的计算机采用直接选通方式对存储器和接口电路进行选通，不仅节省掉译码电路，而且和现有技术中的计算机一样，在同一时刻只和一个I／O接口电路或存储器通讯。
在本发明的计算机上配备上键盘，显示器可以构成一个灵巧的微机系统。
本发明的计算机，可以有效的消除由电源干扰而引起的CPU单元的误操作和数据丢失。适用于干扰较强的工业现场。
权利要求1.一种抗干扰微型计算机，由一个CPU单元，一个存储单元，一个接口单元连接组成，具有一个用于连接供电电源的电源连接端和系统接地端，该电源连接端与上述的CPU单元、存储单元、接口单元的电源连接端相连接，该系统接地端与上述的CPU单元、存储单元、接口单元的接地端相连接；其特征在于还具有一个由IC7705型电压监视用集成电路及与它配合使用的元件构成的抗干扰电路，该抗干扰电路连接在所述的电源连接端和系统接地端之间，对施加在所述的电源连接端和系统接地端之间的电源电压敏感，当该电源电压低于临界电压时，所述的抗干扰电路输出低电平信号，当该电源电压高于所述的临界电压时，所述的抗干扰电路输出高电平信号；所述的CPU单元对上述的抗干扰电路输出的信号状态敏感，当该信号为低电平信号时，使CPU单元处于保护状态，以避免CPU的误动作和数据丢失。
2.根据权利要求1所述的计算机，其特征在于在所述的抗干扰电路中，集成电路IC7705的第一管脚(1)通过电容(C1)与接地端(B)连接，第三管脚(3)通过电容(C2)与接地端(B)连接，第四管脚(4)与接地端(B)连接，第八管脚(8)与电源连接端(A)连接，第六管脚(6)悬空，第五管脚(5)通过电阻(R)与端(A)连接，第五管脚(5)构成抗干扰电路的输出端(K)；在电源连接端(A)和接地端(B)之间还依次串联连接有一个电阻(RS)和一个电容(CS)，集成电路IC7705的第二、七管脚(2、7)与电阻(RS)和电容(CS)的连接端相连接。
3.根据权利要求1、2所述的计算机，其特征在于CPU单元采用“地址直接选通”方式选通数据存储器、程序存储器和接口单元；所述的CPU单元(Z80)的地址线(A13)直接连接程序存储器(2716)的片选端(CS)，CPU单元(Z80)的(MREQ)端与程序存储器 (2716)的(PD／PGM)端相连接，CPU单元(Z80)的地址线(A13)经过一个反向门(G1)输入到一个双输入端与非门(G2)的一个输入端上，与非门(G2)的另一个输入端与CPU单元(Z80)的(MREQ)端相连接，与非门(G2)的输出端与数据存储器(6116)的片选端(CE)相连接，CPU单元(Z80)的(WR)端和(MREQ)端连接一个双输入端与非门(G3)的输入端，与非门(G3)的输出端与数据存储器 (6116)的读写端(R／W)相连接；CPU单元(Z80)的地线低8位中的高6位可以分别与1～6个I／O接口电路的片选端(CS)相连接，CPU单元的地址线低8位中的低2位并接于每个接口电路的通道选择端(A0′、A1′)；当I／O接口电路为Z80系列接口电路时，CPU单元(Z80)的I／O请求端(IORQ)与该接口电路的(IORQ)端相连接，CPU单元(Z80)的(RD)端与该接口电路的(RD)端相连接；当I／O接口电路为8085系列接口电路时，CPU单元(Z80)的I／O请求端(IORQ)和端(WR)与一个双输入端与非门的输入端相连接，该与非门的输出端与该I／O接口电路的(WR)端相连接，CPU单元的(IORQ)端和(RD)端与一个双输入端与非门的输入端相连接，该与非门的输出端与该接口电路的(RD)端相连接。
4.根据权利要求1、2所述的计算机，其特征在于所述的CPU单元的等待控制端WAIT与抗干扰电路的输出端(K)相连接。
专利摘要一种抗干扰微型计算机，由一个CPU单元，一个存储单元，一个接口单元连接组成，其特征在于还具有一个由IC7705型电压监视用集成电路及与之配合使用的元件构成的抗干扰电路，CPU单元对上述的抗干扰电路输出的低电平信号状态敏感，使CPU单元处于复位状态或等待状态，本发明的计算机的CPU单元采用地址直接选通方式来选通数据存储器、程序存储器、I/O接口电路，省去了地址译码器，本发明的计算机抗干扰能力强，成本低结构简单，最适用于干扰强的工业现场。
文档编号G06F1/28GK2080685SQ90223538
公开日1991年7月10日 申请日期1990年11月15日 优先权日1990年11月15日
发明者江诗谦 申请人:江诗谦