专利名称：键盘扫描器方法和装置以及利用该机理的无绳电话机的制作方法
本申请与申请号为US07/917，497、07/917，489、07/917，488、07/917，503、07/918，627、07/918，626、07/918，624、07/918，631、07/918，632、07/918，622和07/918，621的美国专利申请有关。
这些相关的申请与本申请同一日期提交，并转让给本发明的受让人。
本发明涉及键盘扫描器机构和方法，尤其涉及一种用于无绳电话机的键盘扫描器机构和方法。
键盘是用以与微控制器或其它电子电路和器件进行通信的一种通用器件。在微控制器应用中，用以控制微控制器的软件辨识键盘上被按下的键，并将其视为至微控制器的一种信号，用以完成某些功能。由一排键所组成的键盘基本上可看作为一组开关，每个键形成一个开关。每个开关(即键)都可以单独连接到一个器件，例如一个微控制器的输入口，键盘相对微控制器起到一种输入端的作用。允许通过键盘输入到器件所必需的接口和程序设计，与利用任何其它一组开关来实现类似结果所必需的接口和程序设计相类似。
通常，用以翻译来自键盘信号的软件必须完成下列几项任务1.确定是否有任何键已被按下;
2.如果有一个键被按下，确定其为哪一个;以及3.根据被按下的键确定一个动作，例如数据输入。
为了响应键盘上的若干动作上述软件必须完成这些任务。
用以检测键盘上特殊的动作，并允许此动作作用于由该键盘提供输入的器件的一个整体元件就是一种键盘扫描装置。该键盘扫描装置是这样一种器件和方法，通过该器件和方法，检查矩形键盘的行和列，以确定是否已有键被按下，如有，又是哪一个键。
当键盘上有一个键被按下时，由键盘扫描机构检测若干所发生的事。首先，键盘扫描机构检测到一个键已经从其断开状态转换为闭合状态。当一个键按下时，该键在其稳定于闭合状态之前，物理上将产生抖动现象(即它将随机地断开和闭合)。当然，比之抖动的时期而言，该键将处于更长时期的按压状态。键盘扫描器机构必须识别键的按压状态，并将其与抖动区别开来。此外，键盘扫描器机构检测一个键被按压多长时间通常是重要的，例如，当一个键被压住时，音量控制可以通过或者增加或者减小音量作连续调节。当这个键释放时，键盘扫描机构必须检测到该键已被释放，并将此信息报告给用户。一旦释放时，该键盘将再次发生抖动，然后进入释放稳定状态，键盘扫描器机构必须读出这一动作。
在本发明之前，已有各种各样的键盘报告系统得到了应用。这些键盘报告系统已经显示出局限于某些应用，诸如无绳电话应用的某些技术要求和性能。这些技术要求和性能包括用以执行报告功能的硬件的较高的成本，以及由于这些功能必须用单个处理机来完成，故还包括对具有现有处理能力的大量软件的应用。因此，如果键盘报告系统经研制后，能采用更为简易、从而采用成本效益更高的硬件，并且允许供实时软件使用，使该软件利用最少量的现有处理能力，由此允许利用一种更小、更廉价、能以更低的时钟速率运行，故功耗更小的微控制器的话，这将是技术上的一种改进。本发明的键盘扫描器机构即提供了这些改进。
本发明的键盘扫描器机构所非常适合的一种特殊应用就是无绳电话。无绳电话可以在几个方面与标准电话相对照。标准电话机由一个座机和一个由电线相互连接的手持部件组成。座机本身通过另一根电线连接到墙上的一个插座，电话架空线或类似的与电话网络线相联接的固定结构上。由于这种固定结构的联接方式，故这种电话机的使用者的活动范围相当局限。既使手持部件与座机以及座机与墙之间的电线较长，但是要将整部电话机移动到附近，以便在不同位置上通话，或者在通话开始后带着手持部件到处走走都是挺麻烦的。事实上，进行电话通话的人与固定的墙或其它固定结构之间总有一种割不断的实际连接，这是很不方便的。
而另一方面，无绳电话则相对标准电话呈现出重大的改进。在传统的无绳电话机中，座机仍然通过电线连接到固定墙上的插座或类似结构上，这样，来自电话网络线的通话信号由此可接收和发送。然而，无绳电话机的手持部件却是一个独立操作的部件，通话可以从该部件发出，也可以由该部件接收，而无需实际连接到座机上。手持部件有一个发送/接收系统或收发机，安装在听筒内的扬声器以及安装在受话器内的传声器。无绳电话机的座机与手持部件之间，利用由电磁波，通常为无线电波建立的通信信道进行相互通信。然后，手持部件可以远离座机相当大的距离，同时进行发送和接收电话通话。由于手持部件与座机之间没有电话线连接，故操作者可以自由地在周围活动，不会遇到障碍。
迄今，键盘报告系统例如在无绳电话机中已经得到了发展和使用，可用以完成各种功能。然而，如前所述，这种键盘报告系统在若干方面还可以改进。本键盘扫描器机构即提供这些改进的方面。
根据以上所述，本领域的熟练人员现在不难发现，本发明例如用于无绳电话的键盘扫描器机构，是现有技术上的一种改进。正是由于现有技术的缺点和不足，这种改进以前才未曾有人想到。
为了克服上述缺点和不足，本发明一般提供一种键盘扫描机构，尤其提供一种可设计安装在无绳电话机的座机和手持部件内的键盘扫描机构。
一方面，本发明是一个键盘扫描机构包括具有一个以上键的键盘，结合内含微控制器的集成电路;键盘扫描器机构包括一种标准模式和一种活动检测模式，后者用以当至少一个键被按压时进行测定;在活动检测模式期间，当至少一个键被按压时，机构即被触发，识别并向微控制器报告键的按压。
另一方面，本发明包括上述内装集成电路的键盘扫描机构，其中，集成电路包括一个时钟发生器，在活动检测模式时，当检测到有活动时即产生一个输出到时钟发生器。
另一方面，本发明包括上述键盘扫描机构，它进一步包括一个状态寄存器和一个中断，自状态寄存器上次读得以后，如果至少有一个键被按压，即发生中断。
再一方面，本发明包括上述键盘扫描器机构，它进一步包括一种用于消除键的抖动的方法，该方法通过软件操作实现。
更进一步的方面，本发明包括上述键盘扫描机构，它进一步包括一种多键按下编码，无论何时只要有一个以上的键被同时按下即会报告。
另一方面，本发明包括上述键盘扫描机构，它进一步包括一种无键按下的编码，无论何时只要没有键被按下即会报告。
在另一个实施例中，本发明包括一种用以扫描由一个以上的键组成的键盘的方法，该键盘与内含微控制器的集成电路结合在一起，该方法包括检测键盘上至少一个键被按压，以及响应于该检测而触发集成电路动作的步骤。
另一方面，本发明包括上述方法，它进一步包括在触发后识别键的按压，以及在触发后将键的按压报告给微控制器的步骤。
在另一个实施例中，本发明是由一个以上的键所组成的一种键盘方面的改进，该键盘结合内含微控制器的集成电路，其中的键盘包括一种键盘扫描机构，它具有一种活动检测模式和一种标准模式。
另一方面，本发明包括上述改进，其中的键盘适用于无绳电话机的座机和手持部件。
为了更完整地理解本发明及其进一步的目的和优点，以下将结合附图和实施例对本发明作进一步的详细描述。
图1是根据本发明所描述的一个键盘扫描器的方块图;
图2(包括图2a和图2b)是根据本发明所描述的，一种典型的供键盘扫描机构使用的集成电路;
图3是无绳电话机的一个手持部件的方块图，内装根据本发明所描述的供键盘扫描机构使用的一个典型的集成电路;
图4是无绳电话机的一个座机的方块图，内装根据本发明所描述的供键盘扫描机构使用的一个典型的集成电路;
图5是一个微控制器系统的方块图，它可以是根据本发明所描述的、供键盘扫描机构使用的一个典型集成电路的组成部分;
图6是一个时钟发生器模块的方块图，它可以是根据本发明所描述的、供键盘扫描机构使用的一个典型集成电路的组成部分;
图7是适合一个中断控制器的一种可能的结构形式，它可以是根据本发明所描述的、供键盘扫描机构使用的一个典型集成电路的组成部分;
图8表示状态、屏蔽以及源寄存器的一种可能的结构形式，它是处理来自一个逻辑模块的中断起因信号所必需的，该逻辑模块是根据本发明所描述的、供键盘扫描机构使用的一个典型集成电路中的一个组成部分;
图9表示一个程序控制定时器和一个复位输出机构的状态图，它们可以是根据本发明所描述的、供键盘扫描机构使用的一个典型集成电路的组成部分;
图10表示一种程序控制定时器的一种可能的结构形式，它可以是根据本发明所描述的、供键盘扫描机构使用的一个典型集成电路的组成部分;
图11表示一个中断功能机构的一种可能的基础结构，它可以是根据本发明所描述的、供键盘扫描机构使用的一个典型集成电路的组成部分;
图12表示一个外部中断输入结构，它可能出现在供本发明的键盘扫描机构使用的一个典型集成电路内;
图13表示一个串行接口的方块图，它可出现在供本发明的键盘扫描器机构使用的一个典型集成电路内;
图14是一个实时时钟模块的方块图，它可以是根据本发明所描述的、供键盘扫描器机构使用的一个典型集成电路的组成部分;
图15是一个电池电平检测器的方块图，它可以是根据本发明所描述的、供键盘扫描机构使用的一个典型集成电路的组成部分;
图16表示各种CT2模块，它们可以是根据本发明所描述的、供键盘扫描机构使用的一个典型集成电路的组成部分;
图17是一个发送调制器的方块图，它可以是根据本发明所描述的、供键盘扫描机构使用的一个典型集成电路的组成部分;
图18是一个主控制器的方块图，它可以是根据本发明所描述的、供键盘扫描机构使用的一个典型集成电路的组成部分;
图19是无绳电话机的一个音频接口的方块图，典型集成电路的接口已结合在无绳电话机内;
图20是无绳电话机的音频通道的方块图，图中没有包括模拟接口。
为了便于对本发明的理解，在以下的详细描述中，仅作为一个例子确切地描述本发明供无绳电话系统使用的、带有一个典型集成电路的键盘扫描机构的一个实施例。尽管可以发现本发明当如此使用时，实际上可以工作得特别好，但显然本发明不必局限于此应用。此外，在所述的特殊应用中，显然，也可以采用本发明许多不同的实施例，尽管是典型的和容易理解的，但本发明仍完全由所附权利要求书所述的范围加以限定。
现在参见附图，为了方便和清楚的目的，在所有几张附图中通常用相同的参照号来表示相同或相似的部分。首先参见图1，它表示根据本发明所描述的键盘扫描机构的方块图。键盘扫描器机构251提供一种可支持直至有36个键的键盘300的能力。键盘扫描器机构251包括以下各种功能唤醒-无需用时钟就可检测动作(仅在键锁合，不释放时)，产生一种动作指示。
状态寄存器252-可在任何时候由软件读得。报告键盘的目前状态。
中断255-自上次读状态寄存器后，如果键盘状态变化，则产生一可屏蔽中断。
抗抖动-通过软件实现。
多键锁合检测256-无论何时，只要有一个以上的键同时闭合，即报告一个多键已按下的编码。
无键按下指示257-无论何时只要没有键被按下，即报告一个无键按下码。
更准确地说，键盘扫描器机构251采用两种模式工作1)活动检测模式2)标准模式。采用活动检测模式时，键盘扫描机构251只断定有一个键被按下，但不确定是哪一个键被按下。这样，当用户按压一个键时，允许集成电路(图1中未示出)从停工状态唤醒。当活动被检测同时集成电路处于停工状态时，有一个输出产生并被送到时钟发生器模块82(见图2a所示)。
采用标准模式(在活动检测模式期间，只要动作被检测，标准模式即被触发)时，被按压的键的身份被确定，并且通过例如一根微控制器总线258，报告给例如集成电路IC的微控制器(未图示)的输入端。消除抖动是用户软件的责任。中断255是当动作被检测到，即当有一个键闭合时才发生。典型情况下，用户通过屏蔽键盘中断、设定一个微控制器定时器(消除抖动的时间典型地为4至16毫秒)来响应中断255，并从中断255返回。当定时器终止时，中断255产生。这样可以使用户读得键盘状态寄存器252，此时，寄存器252含有已被按压的键的稳定各称。这种状态包括无键按下的代码(OOOOOOOO)，有多个键被按下的代码(OXXXXXX1)，以及用于每个键的代码(ORRRCCCO);其中，R＝所在行的码，C＝所在列的码，X＝不在意，可为任意码。
仍参见图1，键盘扫描器机构251模块包括扫描器单元250以及键盘状态寄存器252。
扫描器单元250包括行和列输入引线以及比较器和一个逻辑块254，用来检测无键按下、多个键按下以及任意键按下的条件。扫描器250的细节如下引线6条带有下拉偏压(行)6条带有上拉偏压(列)开关电阻开路时≥150KΩ;
闭路时≤2KΩ无键按下时的输出当所有行比较器的输出为低时有效。
任意键按下时的输出当任何行比较器的输出为高时有效。该信号送至中断控制器模块。
状态逻辑254使来自扫描器单元250的输入格式化，并将该状态向用户显示。
更准确地说，键盘状态逻辑包括以下部分
输入6条行比较器输出;
6条列比较器输出;
无键按下输出;
多个键按下输出;
微控制器读选通;
微控制器数据总线;
寄存器从地址译码器模块选择选通。
输出当被地址译码器模块访问时，寄存器驱动内部数据总线;无论何时只要寄存器的值变化，中断请求即发生，该中断请求连接至中断控制器。
译码器6行和6列信号编码成两个3位字(八一二进制编码)，它与无键按下和多键按下指示相结合，以形成一个7位字。寄存器的第7位始终为零。
现在可以恰当地描述作为键盘扫描机构251的行比较器输入端的各条引线。这些引线连接至键盘开关矩阵300的“行”向。每条输入都有一个总为有效的内部下拉偏压。
现在讨论输入至列比较器的各条引线，这些引线连接到键盘开关矩阵的“列”向。其中每条输入都有一个总为有效的内部上拉偏压。第6列和第5列引线可分别和通用输出端7和6多路切换。(缺省＝键盘模式)。
接下来描述与键盘扫描器机构251有关的用户可见的寄存器。用户可见的寄存器包括下述键盘状态寄存器259地址FF2C字长8位缺席00(十六进制)存取方式只读置位方式硬件清零方式复位该寄存器259报告任何闭合的单个键的名称，以及无键按下和多个键按下的情况。任何时候，只要寄存器259的值变化，即产生键盘状态变化中断255请求。当读得该寄存器259时，中断请求被清除。以下更准确地描述状态寄存器252
第7位保留-读数返回零。另一方面，如果应用，可设置该位为1，而实现一种功能。在编写软件时，最好把这一问题一并考虑在内。
第6位至第4位行键码-当其中有键为闭合时这三位提供-一个键矩阵行的二进制编码。如果未有键接下，这几位全为零。如果有多个键闭合，这几位为不确定。
第3位至第1位列键码-当其中有键为闭合时该三位提供一个键矩阵列的二进制编码。如果未有键按下，这几位全为零。如果有多个键闭合，这几位为不确定。
第0位多键按下-如有二个以上的键按下，此位置“1”，否则清零。
参见图2(包括图2a和2b)，以下将讨论供键盘扫描机构使用的、一个典型集成电路(IC)的有关元件。典型的IC包括一个8位微控制器，具有AdvancedMicroDevices(AMD)公司产品80C51系列中80C32T2电路的功能，由于涉及到使用典型IC的键盘扫描机构的一个特殊的实施例，此间在一定程度上将讨论这种微控制器。
现对IC作一般介绍，如图2所示，最初可注意到，IC具有三种基本操作模式。这三种模式为电路内仿真模式、标准模式以及测试模式。电路内仿真性能模式是本发明的目的。通常，电路内仿真性能模式禁止使用片上微控制器(图2中用参照号40表示)，允许使用一个外部ICE作软件开发以及软件和硬件调整。标准模式是这样一种模式，其中包含IC的产品由最终的用户操作。最后一种操作模式，即测试模式基本上与标准模式相同，但采用测试模式也使IC的内部测试功能成为可能。
进入三种操作方式是通过复位引脚42和三电平器件IN1(TRI1)引脚44的状态控制的。尽管这些引脚42、44可能以若干不同方式影响这种选择，当复位引脚42为无效时，由IC监视并影响TRI1引脚状态就是其中的一种方法。例如，如果TRI1为低，电路内仿真性能模式是有效的。当位于中间电位或非连接点时，测试模式是有效的。最后，当TRI1引脚为高，再者当复位引脚42无效时，IC可以工作于标准模式。
在这种典型的IC中，如果当复位引脚42为高，三电平输入1引脚44为低时，电路内仿真性能模式即在复位时起动。此外，至典型IC输入/输出(I/O)口的所有局部连接，都是从微控制器出发的(即“片外”)，除了连接到定时器0和定时1输入端的时钟是一个例外(这一时钟可以在IC外部)。然后，ALE和PSEN成为输入。在电路内仿真性能模式中，至微控制器的时钟输入(在片外发送)迫使在复位时进行。监视定时器46不采用这种方式工作。
当图2所示的IC(注意，该IC描述了本发明的一个典型的实施例)设置于电路内仿真性能模式时，图2中所示的若干引脚改变了功能。尤其是，在电路内仿真性能模式中，下列引脚按以下所述改变了功能
由于本领域熟练人员具有一定经验的水平，以及图2-4所示的详细程度，在此不打算精确地描述所示典型IC内每一引脚和寄存器的功能。对于有关领域的那些熟练人员来讲，完全不需要这种描述就可对本发明的所有发明内容有一完全了解。此外，有关这些和其它方面的内容，还可以参阅作为进一步说明的各种有关的应用资料。
然而，以下将描述与键盘扫描器机构有关的、IC系统控制的某些方面。至于比在此提供的系统控制要求更进一步的细节以及IC的其它系统内容，可以参考各种有关的应用资料。
在图2所示的典型IC(如前所述，该IC是可以与本键盘扫描器机构结合的一种典型的IC类型)中，当触发产生IC的电路内仿真性能模式时，PSEN/引脚呈现一个高阻抗状态。
从系统控制的功能部分来看，现在来讨论I/O口的利用以及电路内仿真性能模式的有关作用是合适的。此外，以下将讨论在本发明可以包含在内的典型IC中所用的四个I/O口的每一个口。
至于端口0，它用于多路地址/数据总线位7-0。
端口1用作通用I/O线。这些线通过软件变换为特定控制功能。端口1的I/O线包含弱上拉电位。在仿真模式期间，该弱上拉电位被禁止，端口引脚呈现高阻抗状态。
端口2用作地址线15-18。端口2的I/O线包含弱上拉电位。通过将相应的端口控制寄存器位(PCRB)设定到一个合适的值，可以使弱上拉电位被禁止。复位后，端口2的弱上拉电位才有效。在仿真模式期间，弱上拉电位被禁止，端口引脚呈现高阻抗状态。
现在考虑端口3，P3.0，P3.1，P3.2，P3.3，P3.4，P3.5，P3.6和P3.7都需要讨论。
P3.0或者用作微控制器的串行口接收数据输入(R×D)，或者用作通用I/O引脚。P3.1或者用作微控制器的串行口发射数据输出(TxD)，或者用作通用I/O引脚。P3.2在内部用作内部中断控制器(INTO/)的一个中断输入。P3.3在内部用作内部中断控制器(INTI/)的中断输入。P3.4用作内部定时器0的时钟输入。此引脚不能用作加到IC上的外部输入。P3.5用作内部定时器1的时钟输入。该引脚不能用作加到IC上的外部输入。P3.6为写/选通，用于地址/数据总线。P3.7为读/选通，用于地址/数据总线。端口3的I/O线包含有一个弱上拉电位。通过将相应的端口控制寄存器位(PCRB)设定为一个合适的值，可以禁止该弱上拉电位。复位后，端口3的弱上拉电位有效。在仿真模式期间，弱上拉电位被禁止，端口引脚呈高阻抗状态。
现在讨论I/O缓冲器构造，在结合本发明一个实施例的典型IC中，端口1、2和3的I/O缓冲器可以通过软件控制使弱P通通上拉电位被禁止。这一功能的必要性在于当缓冲器因外部信号而降低时，允许缓冲器消除由此产生的电流。这种典型IC的弱上拉电位的禁止特性消除了不想要的功耗增加。AMD80C32T2缺少这样一种机构。在预置后，所有端口1、2和3的I/O缓冲器都通过弱上拉电位保持为“高”。这种状态在功能上与80C32T2微控制器兼容。为了禁止这种弱上拉电位，软件首先必须通过相应端口控制寄存器位重新设置端口引脚，使每一位无效。该相应的端口控制寄存器位同口SFR有同样的地址，例如，端口1驻留在SFR存储器位置90H。端口1控制寄存器也驻留在SFR存储器位置90H。端口1控制寄存器的修改，仅当PCFIGSFR中的PCRA位设置为“1”时才完成。当PCRA位清零后，至端口SFR地址的操作导致端口SFR得到修正。
由于只有端口1、2和3含有弱上拉电位，故端口0不具备这一特征。
下列表格描述了典型IC中不同组合的端口设置。
如果用户在其禁止后接通弱P-通道器件，端口引脚可能不立即返回到“1”。当外部器件驱动输入信号为低时，此情况与80C51类似，然后允许引脚“浮动”回到“1”。信号的此上升时间取决于引脚的负截，可以用几个微秒回到稳定的“1”。
现在讨论至典型IC内片上外围总线的接口，该IC作为可以结合本发明的一类IC的一例，所有用户可见的寄存器和片上RAM驻留在一种内部形式的微控制器地址/数据总线上。为了减少功耗，在对程序存储器空间访问期间，该总线不改变状态。当IC采用电路内仿真模式时，节能特征无效。并且在访问程序存储器空间期间，片上外围总线将有瞬变。现在讨论典型IC内的片上RAM，含有80C32T2微控制器的这种IC，具有设置在“内部数据RAM”空间内的256字节的RAM。1024字节的附加“片上”RAM设置在“外部数据RAM”空间。整个1024字节的片上RAM都由实时时钟的备用电池支持。备用RAM可以支持读和写存取，直至电压降到2.2V。备用RAM可以保留数据直至电压降到1.8V。
现在讨论在典型IC中，停止工作期间的中断触发，如果IC处于停工方式，且微控制器处于空闲方式，微控制器中断屏蔽位(TCON寄存器位7，2，0)的条件可忽略不计，可触发使INTO/和INT1/中断。实际的TCON位不改变，以防止IC因中断禁止而进入停工方式。
还应注意到，在典型IC中，无论何时只要CPUCLK的速度通过程序设计得小于9.216MHz，PSEN脉冲的长度将缩短为CPUCLK的一个周期(即下降沿延时一个CPUCLK周期)。这样，由于CPUCLK下降放慢，就可以减少由外部存储器件而产生的功耗。
参见图5，本领域的熟练人员将注意到，ALEI/O引脚与通用输出位9是多路复用的。INTO/OUT和INT1/OUT引脚分别与外部I/O0和来自地址译码器模块76的外部RAM芯片选择输出多路复用的。在电路内仿真模式期间，这些引脚一直提供ALEOUT，INT0/以及INTI/OUTPUT功能。在标准操作期间，ALE引脚或者可以为ALE输出，或者可以为通用输出9。选择是通过在地址译码器模块内编程实现的。在标准操作中，INTO/和INTI/引脚一直用作芯片选择输出。
根据图5，本领域的熟练人员将进一步注意到，双字节形式的80C32T2’地址总线是通过锁存低位的地址字节到LATCHED(锁存)地址7-0引脚而构成的，在ALE的下降沿，地址锁存于A/D7-0总线外。当典型IC采用电路内仿真模式时，在典型IC内，内部定时器开始计数与A/D7-0和芯片上的ALE有关联的延迟。
为了便于全面了解图4所示微控制器及其在本发明的键盘扫描器机构可以采用的典型IC中所扮演的角色，以下将对图中所示的每个引脚进行简短的讨论。
P0.7-P0.0为微控制器I/O的端口0。该端口提供多路复用的D7-0和A7-0总线。当典型IC处于复位时，这些引脚较弱地维持于高。在停工时，这些引脚或者将较强地维持于低，或者将较弱地维持于高。在电路内仿真模式时，这些引脚均为高阻抗。
P1.7-P1.0为微控制器I/O的端口1。该端口提供八个与并行端口模块有关联的通用I/O引脚。当IC处于复位时，这些引脚较弱地维持于高。在停工时，这些引脚维持于各自的编程状态。在电路内仿真模式中，这些引脚均为高阻抗。
P2.7-P2.0为微控制器的I/O端口2，该端口提供地址总线高八位(A15-8)。当IC处于复位或停机时，这些引脚较弱地维持于高。在电路内仿真模式时，这些引脚均为高阻抗。
P3.7为微控制器I/O端口3.7。该引脚提供微控制器RD/(读，低为有效)选通脉冲。在电路内仿真模式中，该引脚为高阻抗。在停工或复位期间，该引脚较弱地维持于高。
P3.6为微控制器I/O端口3.6。该引脚提供微控制器WR/(写，低为有效)选通脉冲。在电路内仿真模式时，该引脚为高阻抗。在停工或复位期间，该引脚较弱地维持于高。
P3.1为微控制器的I/O端口3.1。该引脚提供微控制器的内部串行端口发送数据输出。该引脚也可以用作通用I/O端口。在电路内仿真模式时，该引脚为高阻抗。在复位时，该引脚较弱地维持为高。在停工时，该引脚维持于其编程状态。
P3.0为微控制器的I/O端口3.0。该引脚提供微控制器的内部串行端口接收数据输入。该引脚也可以用作通用I/O端口。在电路内仿真模式时，该引脚为高阻抗。在复位时，该引脚较弱地维持于高。在停工时，该引脚维持于其编程状态。
PSEN/为程序存储使能端。当激活时，端口0和2上的地址同空格码一致。PSEN/在电路内仿真模式时置于高阻抗状态，在标准模式时为输出。在复位时，PSEN/较弱地维持于高。在停工时，该引脚较强地维持于高。
ALE为地址锁存使能端。该信号用以锁存地址于A/D7-0总线外。ALE在电路内仿真模式期间为高阻抗。在标准模式期间，ALE是与OUT9多路复用的输出。在停工或复位时，该引脚较强地维持于高。
LATCHEDADDRESS7-0为地址锁存器的输出，提供非多路复用的LA7-0总线。在复位、停工和电路内仿真模式时，这些引脚被较强地驱动。
时钟发生器82(见图2a)为典型的IC提供晶体振荡器、电源方式控制，模块使能控制和时钟分频器。
当IC置于停工模式时，18.432MHz振荡器(例如图4中的振荡器72)和所有由此产生的时钟都停止。除了实时时钟74外，所有模块都不能启用。所有的引脚都置于脱离状态，即置于与IC处于复位时相同的状态。
IC是通过在一个停工/微控制器时钟控制寄存器内设置一个二进制位而置于停工模式的。在该位设定后，振荡器72继续运行3.56-7.12毫秒，以使软件能将其置于空闭模式，然后，所有时钟，包括CPUCLK均停止。在典型IC内，如果在使能位设定后并在CPU时钟停止前收到中断请求，则IC结束停工周期。
现在继续讨论典型IC，对停工/微控制器时钟控制寄存器的存取由一个联锁机构保护，以减少由于软件问题而偶然产生的时钟阻塞的风险。这种机构要求软件写入一个专用的存取控制寄存器，然后写入停工/微控制器时钟控制寄存器。在时钟速度控制寄存器修正前，此双重写入步骤必须分两次完成。
唤醒由复位产生，任意键已按下的指示由键盘扫描器88、实时时钟中断(如果未在实时时钟74内屏蔽)或任意的未展蔽中断产生。当IC脱离停工模式时，振荡器重新启动。为使振荡器稳定，要求大约3.56毫秒的延迟。在此延迟后，微控制器44和监视定时器46的时钟重新启动。微控制器时钟以前述的编程速率重新启动。
当IC为停工时，即使相关的中断使能位清零，即即使中断被禁止，键盘任意键已按下以及实时时钟中断仍可启用。实际中断使能位不变。而且，还应注意，实时时钟中断仍可能屏蔽于典型IC内的实时时钟模块74内。
典型IC内的微控制器时钟有一个可编程序的分频器，其输入频率为18.432MHz。该可编程序的频率除以2，4，8，16，32，64，128和256。当IC脱离停工模式时，CPU时钟返回在控制寄存器内编程的速度。通过将IC设置在停工模式，可以关闭CPUCLK。
当时钟速率变化时，可以完成对新的频率的变换，不会产生违反80C32T2或其它此类合适产品、以及数据表定时规格的时钟脉冲。
微控制器时钟还具有一种可选择的自动加速模式。如果选择自动加速模式，所有中断都迫使微控制器时钟分频器分为两种状态。在该时钟加速后，它将继续分为两个频率，直至速率被编程到较低的数值。在该频率瞬变点，允许合法缩短脉冲。
当微控制器发出指令进入停机时，处理机时钟在停止前继续运行3.56至7.12毫秒。
至每个模块的时钟都由时钟发生器模块82提供。控制位被设置以允许软件接通和关闭专用模块。当模块关闭时，其时钟停止并维持于低。
串行出入口94支持288KHz、144KHz和36KHz的数据速率。提供到串行出入口模块的时钟由时钟发生器模块82分频降低到所需的数据速率。时钟速率通过串行出入口定时控制寄存器选择。该串行出入口模块以及该时钟可以通过一个模块使能控制寄存器0触发。当该模块被禁止时，时钟停止于低。
图6是典型IC的时钟发生器模块的一个方块图。由图6可见，该时钟发生器模块直接或间接地包括振荡器70、停工模式控制逻辑170、微控制器时钟控制逻辑172、模块使能174以及模块时钟分频器176。上述每个部分在以下各个段落中都将作进一步的描述。
振荡器70设计工作于18.432MHz，它采用一种并行谐振式晶体。然而，启动电容器是需要的，典型IC使电容量减小，以节省电能。
停工模式/微控制器时钟控制逻辑170、172控制进入停工、微控制器时钟频率以及自动加速的入口。
参见模块使能174，用以接通和关闭IC内专用模块的寄存器位，设置在时钟发生器模块82内。这些位也可用来停止至其相应模块的时钟输出。
模块时钟分频器逻辑176是一个分频器链，它能产生各个模块所需要的时钟频率。
时钟发生器模块82具有三个引脚、引脚MCLKXTAL为主时钟晶体引脚1。该引脚用于输入，并位于振荡器70的输入一面上。振荡器70设计得或者用一个并行谐振晶体，或者用一个外部逻辑电平输入工作。MCLKXTAL2引脚为主时钟晶体引脚2。该引脚用于输出，并位于振荡器70的输出一面。如果用晶体，该引脚连接到晶体上。如果用外部逻辑电平信号，该引脚不连接。CPUCLKOUT引脚连接到馈入微控制器40的相同时钟上。这是可以超出芯片外的一条输出。在电路内仿真模式时，该CPUCLKOUT总是有效的。当IC不采用电路内仿真模式时，该时钟与来自并行I/O端口模块的CSOUT2/信号多路复用。多路复用器控制设置在地址译码器模块76(见图2b)内。复位时，该引脚缺省执行CSOUT2/功能，并维持于高。在停工时，如果该引脚经编程用于CPUCLK操作，则维持于低。
典型IC的时钟控制器模块82包含以下可编程寄存器停工/微控制器时钟控制寄存器;停工/微控制器时钟存取;保护寄存器;模块使能控制寄存器1;模块使能控制寄存器2;以及串行口定时控制寄存器。
不仅典型IC的片上RAM和三种外部芯片选择，而且所有内部寄存器的地址都由地址译码器模块76进行译码。当内部寄存器或内部RAM被微控制器访问时使能信号产生。芯片选择输出则当外部RAM空间或两个外部I/O空间的任一个被访问时才产生。
典型IC的地址译码器模块76包括CSOUTO/引脚、CSOUT1/引脚和CSOUT2/引脚。该CSOUT0/引脚传送与INTO/OUT信号多路复用的信号。当IC不处于电路内仿真模式，该引脚也提供芯片选择功能。当对外部I/O1空间执行一个MOVX指令时，CSOUT0/信号是有效的(低)。在复位或停工时，该引脚维持于高。CSOUT1/引脚传送一个与INT1/OUT信号多路复用的信号。当IC不处于电路内仿真模式时，该引脚还提供芯片选择功能。当对外部RAM空间执行MOVX指令时，CSOUT1信号是有效的(低)。在复位或停工时，该引脚维持于高。CSOUT2/引脚传送一个与CPUCLKOUT信号多路复用的信号。当IC不处于电路内仿真模式，且芯片选择控制寄存器的CSOUT2/使能位被置位时，该引脚也提供芯片选择功能。当对外部I/O2空间执行MOVX指令时，CSOUT2/信号有效(低)。复位时，该引脚维持于高。如果引脚被编程为CSOUT2/模式时，它维持于高，进入停机状态。
在地址译码器模块76中，前述芯片选择控制寄存器是唯一用户可见的寄存器。
还可以注意到，典型IC的译码器模块76包括一个地址锁存器和一个相关的引脚。该地址锁存器提供锁定的低八位地址(LADDR7-0)。当IC处于标准、停工或电路内仿真模式时，该锁存地址位(LADDR7-0)引脚为输出。当IC处于停工时，该引脚由进入停工前的最后数值强驱动。输出在ALE的下降沿变化。
典型IC的中断控制器86加上由内外各种信息源对IC的中断请求，对微控制器40(INTO/和INT1)产生一个中断。
用于与本发明的一个键盘扫描器机构实施例相结合的典型IC内的中断系统，具有一种多层结构，它包括中断起因和状态寄存器、局部屏蔽、局部中断源寄存器、主中断屏蔽寄存器以及主中断源寄存器。以下将在各个段落里进一步讨论上述每一个部分。
关于中断起因和状态寄存器，中断起因形成最低级，并对每个模块来说是局部的。这些起因可以输入到引脚，诸如数据缓冲器已空或已满，以及类似的情况。这种起因在“状态寄存器”中报告。状态寄存器当通过软件读入时，总是返回起因信号的目前状态(例如目前在输入引脚上的逻辑电平)。状态寄存器内的各个位不受中断屏蔽的影响。
现在讨论局部屏蔽，起因信号同来自“中断屏蔽寄存器”的有关屏蔽信号相“与”。这些与门的输出连接到一个“局部中断源寄存器”。屏蔽寄存器设置在含有有关起因信号的模块内。
局部中断源寄存器由软件用来确定中断的起因。中断源寄存器内的各个位可以通过非屏蔽起因信号的上升沿、或者下降沿、或者两个边沿设置。且中断源寄存器内的各个位彼此独立清零。总之，当软件响应于起因信号时，每个位均清零。这种响应可以是读一个接收缓冲器，读一个输入端口状态寄存器，或类似的器件。寄存器每一位的输出相互成“或”的关系，由此产生一个中断请求信号。该信号送到中断控制器模块。源寄存器是在含有有关起因信号的模块内。
关于主中断屏蔽寄存器，中断请求信号同来自“主中断屏蔽寄存器”(置于中断控制器模块86内)的有关屏蔽信号成“与”的关系。这些与门的输出连接到一个“主局部中断源寄存器”。
主中断源寄存器由软件用来确定中断的起因。中断源寄存器内的各位反映了中断请求信号的逻辑电平，只要它们未作屏蔽。通常，每个中断请求当软件响应于特定的中断起因时予以清除。主要中断源寄存器的各个输出相“或”，并发送到微控制器。
图7表示典型IC的中断控制器86的结构。来自逻辑模块96(见图2a)、外部中断输入(例如挂钩开关/锁)、串行I/O94、并行I/O(见图1及其有关的讨论)、键盘扫描器88以及实时时钟74模块的中断请求，馈入两个主中断源寄存器178、180。主中断屏蔽功能在微控制器中，以主屏蔽寄存器0182和主屏蔽寄存器1184的形式提供。
以下仅作为一个例子，列出用于无绳电话的典型IC中的一张中断起因表。
中断起因置位／清除D信道接收置位接收缓冲包含6个数据字节D信道接收错置位在接收的D信道数据中检测到错误清除D信道状态寄存器被读出D信道发送置位发送缓冲寄存器空清除当发送缓冲寄存器输入时SI／O 接收 置位接收缓冲寄存器满清除当接收缓冲寄存器SI／O发送置位发送缓冲寄存器空清除当发送缓冲寄存器输入时置位RTC源寄存器的定时器位置位(不屏RTC定时器蔽)清除读RTC源寄存器RTC报警置位RTC源寄存器的报警位置位(不屏蔽)清除读RTC源寄存器RTC修改结束置位在RTC源寄存器的修改结束位置位(不屏蔽)清除读RTC源寄存器中断起因置位／清除PI／OP1.0-P1.1置位非屏蔽端口1引脚的编程边沿清除读PI／O中断源寄存器0PI／OP1.2-P1.3置位非屏蔽端口1引脚的编程边沿清除读PI／O中断源寄存器1PI／OP1.4-P1.7置位非屏蔽端口1引脚的编程边沿清除读PI／O中断源寄存器2键盘状态置位在键盘状态寄存器的改变清除读键盘状态寄存器键盘任意键按下置位键在IC处于停工模式时闭合清除读主要中断源寄存器1外部中断输入1、 置位外部中断输入引脚的任一瞬态(通常2和3用作挂钩开关、合成器锁和调制器锁)清除读所指外部中断状态寄存器(一个寄寄存器用于每个输入)CHM置位CHM信号的上升沿清除读CHM／Sync源寄存器SYNC置位Sync信号的上升沿清除读CHM／Sync源寄存器SYNC－D 置位Sync-D信号上升沿清除读CHM／Sync源寄存器中断原因置位／清除Sync误差置位Sync错误信号上升沿清除读CHM／Sync源寄存器图8表示处理来自逻辑模块96的中断起因信号必须的状态、屏蔽和源寄存器的结构。
典型IC的中断控制器模块86包括七个用户可存取的寄存器主中断源屏蔽寄存器0186;主中断屏蔽寄存器0188;主中断源寄存器1190;主中断屏蔽寄存器1192;D信道状态寄存器194;CHM/SYNC屏蔽寄存器196;以及CHM/SYNC中断源寄存器198。
中断控制器86包括一个INTO/OUT引脚和一个INT1/OUT引脚。INTO/OUT信号是由中断控制器86至微控制器40的输出。它通过INTO/OUT引脚片外发送。这仅仅用于电路内仿真模式。当IC不处于电路内仿真模式时，该引脚用作芯片选择零(CSOUTO)输出。INT1/OUT引脚传送由中断控制器86输出至微控制器40的信号。它通过INT1/OUT引脚片外发送。这仅仅用于电路内仿真模式。当IC不处于电路内仿真模式时，该引脚用作芯片选择1(CSOUT1)输出。
中断控制器模块内的用户可存取寄存器包括主中断源寄存器0186;主中断源寄存器1190;主中断屏蔽寄存器0188;主中断屏蔽寄存器1192;D信道状态寄存器;CHM/Sync中断源寄存器198;以及CHM/Sync屏蔽寄存器196。
监视定时器46检测微控制器软件是否成为中止还是损失，并对IC和系统剩余部分产生一个硬件复位。该监视定时器46在停工或电路内仿真模式时不工作。
典型IC的并行I/O端口包括微控制器端口1中断结构、11位通用输出锁存器、2个三电平输入引脚以及三个外部中断输入。微控制器端口3内的RxD和TxD引脚也可以用作通用I/O端口。这些端口如以下所讨论的那样构成。
至于微控制器端口P1.0-P1.7，可编程在每条引脚的脉冲沿产生可屏蔽的中断。在典型IC中，为了中断报告目的，这些引脚分为三个分离的中断源寄存器，一个为P1.7-4，一个为P1.3-2，还有一个为P1.1-0。
通用输出有11位可通过通用输出寄存器0和1编程。输出的缺省值全为高。
两个三电平输入信号引脚可以报告三种输入状态，高、低或断开。典型的应用包括拨盘类型选择以及工厂试验方式选择。此外，如以上有关细节中所讨论的那样，三电平(TRI-LEVEL)IN1用以选择电路内仿真模式。
至于外部中断输入，提供三个输入引脚在其上升和下降沿产生中断请求。这些引脚可用作挂钩开关、信道合成器锁定，以及调制解调器合成器锁定输入。
就功能上来讲，端口1的所有八个引脚当编程为输入时，可以在脉冲沿瞬变产生可屏蔽的中断。该中断功能是在与微控制器分离的硬件中实现的。图11表示典型IC中断功能的基本结构。
参见图11，典型IC的输出锁存器提供11个通用输出引脚，用以控制外部功能。这是驻留于微控制器数据总线上的一对简单的寄存器(一个为7位，一个为4位)。当其中一个寄存器的位设定(通过软件)时，相应的输出引脚也设定。当该位清除时，引脚也清除。所有引脚提供一个通用输出作为其缺省状态，缺省值为高电平。
除了键盘(输出6、7)和三电平输入(输出10)外，用于所有引脚的多路复用控制置于产生其其它功能的模块中，而不置于并行端口模块(用图11中的参照号208表示)中。键盘和三电平多路复用用通用输出寄存器1常控制。
当并行I/O端口通过在钟产生模块82内的模块使能控制寄存器0被禁止时，所有用作通用输出的引脚都置于一种高阻抗状态。
继续参见图11，典型IC内提供两个引脚，它能够检测三种不同的输入状态高、低和断开，或不连接。输入状态在一个外部中断状态寄存器内报告。这些引脚不产生中断请求，在RESET引脚变为无效时，TRI-LEVELIN1引脚主要用来选择IC的操作方式。在典型IC的微小变型中，TRI-LEVELIN1引脚可以用作一般输入，但由于复位可能引起IC进入电路内仿真模式，故应当非常小心。
进一步参见图11，典型IC中提供三个中断输入，在上升和下降瞬变期间产生中断请求。每个输入引脚的状态，在一个独立的一位寄存器内报告。如果一个引脚自上一次其状态寄存器被读出或复位后改变了状态，中断请求即锁住，并发送到中断控制器模块。读源寄存器时，清除了锁存和中断请求。
总之，在图11中可见，典型IC的11条输出，通过其在通用输出控制寄存器0和1中的相应的位，独立控制。进一步，输入引脚读入时通过上拉和下拉电阻，拉到电源中值(VCC/2)。每个引脚接入一对独立的比较器。一个偏置成当其输入为高时，其输出产生信号为高;一个偏置成当其输入为低时，其输出产生信号为高。如果输入断开，两个比较器均输出为低。更进一步可以注意到，当引脚状态未被估算时，引脚的逻辑将设计使上拉和下拉电阻无效。这是一个节能特征。外部输入的最大阻抗，相对Vcc或Vss为50Ω(当输入为高或低时)。最大电容量为50PF。
现在参见图12，它表示包括本发明的键盘扫描器机构的典型IC的、一个外部中断输入结构的更为详细的图。从中可见，此结构包括三个输入引脚220、222、224，三个状态寄存器226、228、230，以及三个瞬态检测器锁存器232、234和236。
这三个外部中断输入状态寄存器226、228和230为一位寄存器，它们报告着外部中断输入引脚220、222和224的目前状态。状态位随着引脚的变化而改变。读入一个寄存器即清除有关的瞬态检测器锁存器232、234、236。每个锁存器232、234和236的输出送到中断控制器模块86，它在此与一个使能位相“与”。
典型IC的串行接口是一种四条串行信道的组合。在典型IC中，这些信道同频率合成器、LCD控制器、EEPROM(电可擦可编程只读存储器)和PCM码测试设备进行通信。一组组合的发送、接收和时钟逻辑用以支持合成器、LCD、EEPROM和PCM接口(见图12，其中，发送、接收和时钟逻辑一般分别用参照号240、242和246表示)。这套组合的硬件称为SI/O接口。
至于所构成的典型的合成器接口，可以注意到，IC与合成器芯片，例如一个MB1501合成器芯片之间的通信是单向的。通信仅仅从IC到合成器。
至于典型IC的LCD接口，提供一个串行接口用作片上微控制器与NECμPD7225LCD控制器IC或类似器件之间的通信。这也是一种单向接口，其中的通信仅从IC到LCD控制器进行。
典型IC的EEPROM接口是双向的，且与支持National，GeneralInstruments，Exel接口的8位和16位器件相兼容。此外，要求支持在时钟的下降沿上输出数据的器件。如此，为了具备与许多类型器件的兼容性，端口可以经编程在上升或下降沿上接收数据。
至于典型IC的PCM测试端口，可以由软件产生两种专用模式，即由软件将专用端口转变为codec(编译码器)或ADPCM代码转换机测试口。在codec测试模式，数据进引脚变成64kbps(千字节/秒)codec接收输入，数据出引脚变成64kbpscodec发送输出，时钟引脚变成选通的512KHzPCM数据时钟输出(8KHz帧频的8个周期的脉冲串)。在ADPCM测试模式中，数据进引脚变成64kbpsADPCM发送输入(PCM数据输入)，数据出引脚变成64kbpsADPCM接收输出(PCM数据输出)，时钟引脚变成512KHzPCM数据时钟输出(8KHz帧频的8位脉冲串)B/D信道端口提供8KHz帧频同步时钟。64KHz数据时钟必须与8KHz帧同步时钟同步。
典型IC的PCM测试端口不采用串行I/O端口的发送缓冲器，接收缓冲器或时钟发生器。音频通道逻辑提供时钟和一串发送位流，并以串行形式接收该接收数据。换句话说，PCM测试功能采用串行I/O端口引脚，而支持时钟发生的逻辑，时钟合成，串行转并行，以及并行转换在音频通道逻辑内处理。
在典型IC上提供一实时时钟，该时钟74(见图2a)当IC通电时用标准IC电源工作，当IC断电时，用专用电池工作。一个32.768KHz晶体连接至实时时钟。此外，还提供1个1K位的RAM块。该“片上”RAM与实时时钟分开，除它由实时时钟的BATTIN(电池进)引脚供电以外。
图14表示典型IC的实时时钟模块74的方块图。
典型IC包括一种能用数字表示2.7至5.5V范围内的电源(即电池)电压电平。
从功能上来说，是由电池电压监视电路来比较Vcc引脚上的电压与内部阈值电压。如果Vcc高于阈值电压，比较器输出为高。如果Vcc低于阈值，比较器输出为低。在典型IC中，内部阈值电压可由一个四位码从2.7V至5.4V编程，精度为±5%。
图17是典型IC的电池电平检测器模块的方块图。
结合本发明的电路内仿真性能模式的典型IC的CT2部分可以包括如下模块FIFOs(浮点输入浮点输出)90、B/D通道端口(见图2b)、发送调制解调器100、RSSI A/D转换器92以及逻辑模块96。
在典型IC中，两个单向FIFOs260、262提供于ADPCM块84、B通道I/O 264以及帧格式器96，其中一个以发送方向，一个以接收方向262(见图16)。这些FIFOs在72kbps射频脉冲串速率、恒定的32kbps ADPCM以及B通道端口速率之间提供灵活的存储。FIFOs当由帧格式器96观察时，呈现为串行，当由ADPCM块84观察时，由于ADPCM按四位字节工作，它呈现为4位宽。
典型IC内的FIFO模块90或者根据逻辑模块96(典型的为PLL1152)的1.152MHz时钟，或者根据时钟发生器模块82的固定1.152MHz时钟，建立512KHz、32KHz以及8KHz时钟。
典型IC内的B/D通道I/O端口组件264提供了6个I/O引脚，它是多路复用的，具有4个独立功能;一个B通道I/O端口，包括加密;一个D通道I/O端口;一个单发送(Tx调制器I/O);以及6个通用输出端口。
典型IC的发送调制器100存取来自CT2逻辑模块96的串行数据，并将其转换为一对正交的单端模拟输出。典型IC内产生的输出用以与一个IF(中频)载波进行外部混合，并相加后获得所需的频率调制信号。
调制器100的方块图示于图17。调制器100的心脏是一个检查ROM270，和一串相随的合成锁存器，检查ROM由一个依赖于状态机地址发生器272的数据寻址。由带有缓冲器的两个相同的6位十符号位的DAC(数模转换器)驱动模拟信号。
如同在各种有关应用中更为详细的讨论，在典型IC中可以提供一种测试模式，以简化频谱测量。
接收信号强度指示(RSSI)模块92提供一种RF接收信号电平的数字表示。
现在一般地讨论逻辑模块96，其中提供一个帧控制器，它包括接收定时恢复、帧定时发生器、SYNC通道处理器、B通道处理器、D通道处理器以及调制解调器定时调节。
图18是帧控制器的方块图，它包括接收定时恢复、帧定时发生器、SYNC通道处理器、B通道处理器、D通道处理器。
至于接收定时恢复功能，根据接收数据(Rx数据)产生位同步的定时并送入各种功能块。
SYN通道处理器接收来自接收时钟发生器(DPLL)的脉冲串信号和PLLed时钟，并将所接收的同步信息提供给帧定时发生器和CPU。它还接收来自帧定时发生器的发送定时脉冲，发送来自B通道处理器和D通道处理器的数据并产生一个发送脉冲串信号。
当系统正在接收一个信号时，帧定时发生器接收从同步通道处理器接收的同步信息，将所有必需的接收和发送定时脉冲提供给B通道处理器、D通道处理器、发送部分的同步通道处理器、MODEM(调制解调器)定时调节，以及需要这些脉冲的任何其它的块。
当发送和接收来自调制解调器的一个基准信号时，调制解调器定时调节、测量调制解调器和射频部分的延迟。
如前所述，本发明的键盘扫描器机构当包括一个用于无绳电话机的IC时，是非常适用于无绳电话机的。现在参见图19和20，其中所示的是根据本发明所述的，包括电路内仿真性能模式的一类无绳电话机，例如，可以结合前述典型的IC。这种无绳电话机包括了一个手持或终端单元2(图19中所示)以及一个基座单元或基站4(图20中所示)。基座单元4通过一根电话线连接到墙上的引出线或插座、电话架空线或另一种固定结构，由此可通过电话网络线6接收和发送电话消息信号，并由此可得到供电。手持部件2上的天线8和基站4上的相应天线10，用来在两个单元之间通过发送和接收无线电波，建立一个通信信道。通常，手持部件包括一个用以产生电话号或拨号的键盘12、一个话筒以及一个听筒，它们分别由传声器14和扬声器16组成。电话号可以在键盘12上输入，相应的信息通过上述通信信道发送到基座单元中，并由此发送到电话网络线路6。同时，当基座单元4接收到来自电话网络线路6的消息信号指出有呼入电话时，来自基座单元4的信号在手持部件2中产生一个铃声，并在基座单元4中产生第2个铃声，以表明呼入电话的存在。
这种手持单元2和基座单元4之间标准的最大间距，称为服务区域约为300米，由联邦通信委员会(FCC)设定。典型地，每个系统允许有10条双工信道，频率较高的信道具有49MHz频带内的频率。频率较低的信道具有46MHz频带内的频率。当然，这些工作参数都是由FCC设定的，它们不成为本发明的一部分。
与手持部件2相同，基站4包括了传声器22、听筒24和键盘26。同样，手持部件2和基站4都包括了ROM28、30，EPROM32、34、LCD(液晶显示)和控制器36、38以及若干通常与无线电信号和电源电平有关的其它元件。
从图19和20中还可见，根据本发明所述，包括电路内仿真性能模式的IC既用于手持单元2，又用于基站4。该IC在图19中以参照号18表示，在图20中以参照号20表示。
现在，本领域的熟练人员根据以上所述内容，可以完全理解并体会到通过其中的技术而作出的改进。本领域的熟练人员还将完全理解和体会到其中所述的、可以结合在IC，尤其在用于无绳电话机的IC内的电路内仿真性能模式的价值和优点。然而，实际上根据其中所述的每一点，在以上参照有关的应用部分所例举的有关例子中可以发现进一步细节。尽管这些细节对于本领域的那些熟练人员实现本发明或理解其最好的实现方法来说是不需要的，但这些细节对于本领域的熟练人员来讲仍可以是有用的，且他们可以作为参考。
显然，根据以上所述内容还可能作出许多改变和变换。因此，在所附权利要求书的范围内，本发明还可以用不同于上述特定的方式实现。
权利要求
1.一种键盘扫描器机构，包括多于一个按键的键盘，其特征在于与内含微控制器的集成电路相结合，它包括一种动作检测模式，用以确定所述按键的至少一个键何时已被按下；以及一种标准模式，在动作检测模式期间，当有所述按键的至少一个键被按下时触发，用以识别并向所述微控制器报告所述键的按下。
2.如权利要求1所述的键盘扫描器机构，其特征在于所述集成电路包括一个时钟发生器;以及在所述动作检测模式期间，当检测到动作时，产生一个输出到所述的时钟发生器。
3.如权利要求1所述的键盘扫描器机构，其特征在于进一步包括一状态寄存器;以及一中断，自上次所述状态寄存器被读出后，如果所述按键有至少一个键按下时即产生此中断。
4.如权利要求1所述的键盘扫描器机构，其特征在于进一步包括用以消除所述按键抖动的方法，所述方法通过软件操作实现。
5.如权利要求1所述的键盘扫描器机构，其特征在于进一步包括用以报告有多于一个的按键同时被按下的多键按下码。
6.如权利要求1所述的键盘扫描器机构，其特征在于进一步包括用以报告无任何按键被按下的无键按下码。
7.一种用以扫描键盘的方法，所述键盘包括多于一个的按键，其特征在于，所述键盘与内含微控制器的一个集成电路相结合，它包括以下步骤检测所述键盘上所述按键的至少一个键的按下;以及响应于所述检测，触发所述集成电路的唤醒。
8.如权利要求7所述的方法，其特征在于进一步包括如下步骤在所述触发之后，识别所述按键的按下;以及在所述触发之后，将所述按键的按下报告给所述微控制器。
9.一种改进的键盘，包括多于一个的按键，其特征在于所述按键与内含微控制器的集成电路结合，所述键盘包括具有一种动作检测模式和一种标准模式的键盘扫描器机构。
10.如权利要求9所述的改进的键盘，其特征在于，所述键盘用于无绳电话机的座机单元和手持单元。
全文摘要
一种可以与内含微控制器的集成电路相结合的键盘扫描器机构，包括具有多于一个的按键的键盘，该键盘扫描器机构具有一种活动检测模式和一种标准模式。在活动检测模式中，键盘扫描器唤醒集成电路并触发标准模式。在标准模式中，键盘扫描器机构识别并向微控制器报告键盘上键的按下。此外，键盘扫描器机构还包括一用以消除抖动的装置，一多键按下码以及一无键按下码。该键盘扫描器机构适合于任何键盘应用，然而，可以发现它尤其适用于无绳电话机的座机和手持单元中。
文档编号G06F3/023GK1083287SQ93109010
公开日1994年3月2日 申请日期1993年7月21日 优先权日1992年7月21日
发明者戴尔E·古利克 申请人:先进显微设备股份有限公司