专利名称：规划数据处理系统内存储器模组的方法
技术领域：
本发明涉及规划数据处理系统内存储器模组的方法。
目前的信息产品内安排的存储器系统，大多有多个存储器模组插槽(Slot)，供插置单面直列式存储器模组(Single Inline Mem-ory Module-SIMM)。SIMM的插入方式目前有以下的缺陷(1)存储器系统限制每个插槽内的SIMM容量；(2)存储器系统限制SIMM的组合；(3)有些存储器系统必须以跨接器方式来改变SIMM不同容量的组合；(4)存储器系统限制插有SIMM的插槽间不得有空的插槽。
为解决上述现有技术中的缺陷，本发明的目的在于提供一方法使(1)存储器系统完全不限制每个插槽内的SIMM容量；(2)存储器系统完全不限制SIMM的组合；(3)存储器系统不必以跨接器方式来改变SIMM不同容量的组合；(4)存储器系统能测知插槽内的SIMM容量、组合、并加以规划。
亦即，本发明提供的一种规划数据处理系统内存储器模组的方法，该数据处理系统内包含一存储器模组控制器，该控制器内含有一可程序化的一起始地址值寄存器、一容量寄存器及一可程序化地址解码器，此方法包含下述步骤(一)依序测知各存储器模组槽容量为0、1M、2M、4M、8M、16M、32M、或64M；
(二)由各存储器模组槽的存储器模组容量值，依序规划各存储器模组槽的起始地址，使存储器地址连续。
本发明的目的、特征及优点将结合实施例参考附图进行详细说明。
附图简要说明
图1是本发明适用的数据处理系统。
图2是一个4M的存储器空间。
如图1所示，本发明适用的数据处理系统内包含一存储器模组控制器(MEMORY CONTROLLER)11、存储器(MEMORY)13、处理器(CEN-TRAL PROCESSOR UNIT)15、只读存储器(ROM)17。这些元件分别以控制总线12、地址总线14、数据总线16相互连结，其运作方式属现有技术。存储器(MEMORY)13内有多个SIMM槽供不同容量的SIMM插置。该控制器11内含有一可程序化的一起始地址值寄存器(REGISTER)111、一容量寄存器113及一可程序化地址解码器(ADDRESS DECODER)115。
以下说明将以存储器模组的最大容量为4M为例，但其方法的原则同样适用于8M、16M、64M等其他类的存储器模组。
参考图2，其为一个4M存储器空间。本发明第一步对每个存储器模组槽进行下列步骤(1)将一起始地址值(SA)写入起始地址值寄存器111；(2)将最大容量值写入容量寄存器113；(3)将一第一态样值PAT1写入存储器模组起始地址值SA处；(4)由起始地址值SA处读取其内容值DATA1；(5)如该DATA1不等于PAT1，判定容量为零；
(6)如该DATA1等于PAT1，进行步骤(7)；(7)将一第一态样值PAT1写入存储器模组起始地址值SA处，将一第二态样值PAT2写入存储器模组(起始地址值SA+0.5M)处，其中PAT1≠PAT2；(8)由起始地址值SA处读取其内容值DATA1由(起始地址值SA+0.5M)处读取其内容值DATA2；(9)如该DATA2等于PAT2，该DATA1等于PAT2，判定容量为0.5M；(10)如该DATA2等于PAT2，该DATA1等于PAT1，进行步骤(11)；(11)将一第一态样值PAT1写入存储器模组起始地址值SA处，将一第三态样值PAT3写入存储器模组(起始地址值SA+1M)处，其中PAT3≠PAT2，PAT3≠PAT1；(12)由起始地址值SA处读取其内容值DATA1，由(起始地址值SA+1M)处读取其内容值DATA3；(13)如该DATA3等于PAT3，该DATA1等于PAT3，判定容量为1M；(14)如该DATA3等于PAT3，该DATA1等于PAT1，进行步骤(15)；(15)将一第一态样值PAT1写入存储器模组起始地址值SA处，将一第四态样值PAT4写入存储器模组(起始地址值SA+2M)处，其中PAT4≠PAT1，PAT4≠PAT2，PAT4≠PAT3；(16)由起始地址值SA处读取其内容值DATA1，由(起始地址值SA+2M)处读取其内容值DATA4；(17)如该DATA4等于PAT4，该DATA1等于PAT4，判定容量为2M；(18)如该DATA4等于PAT4，该DATA1等于PAT1，判定容量为4M。
经过上述的步骤后，可测知各存储器模组槽的容量为0M、1M、2M、4M、8M、16M、32M、或64M。
接着，第二步，由各存储器模组槽的存储器模组容量值，由存储器模组控制器11依序程序化(PROGRAM)起始地址值寄存器111、地址解码器115，而规划各存储器模组槽的起始地址，使存储器地址连续。
权利要求
1.一种规划数据处理系统内存储器模组的方法，该数据处理系统内包含一存储器模组控制器，该控制器内含有一可程序化的一起始地址值寄存器、一容量寄存器及一可程序化地址解码器，此方法包含下述步骤(一)依序测知各存储器模组槽的容量为0M、1M、2M、4M、8M、16M、32M、或64M；(二)由各存储器模组槽的存储器模组容量值，依序规划各存储器模组槽的起始地址，使存储器地址连续。
2.如权利要求1所述方法，其中存储器模组的最大容量为4M，其中步骤(一)包含对每个存储器模组槽进行下列步骤(1)将一起始地址值写入起始地址值寄存器；(2)将最大容量值写入容量寄存器；(3)将一第一态样值PAT1写入存储器模组起始地址值处；(4)由起始地址值处读取其内容值DATA1；(5)如该DATA1不等于PAT1，判定容量为零；(6)如该DATA1等于PAT1，进行步骤(7)；(7)将一第一态样值PAT1写入存储器模组起始地址值处，将一第二态样值PAT2写入存储器模组起始地址值+0.5M处，其中PAT1≠PAT2；(8)由起始地址值处读取其内容值DATA1，由起始地址值+0.5M处读取其内容值DATA2；(9)如该DATA2等于PAT2，该DATA1等于PAT2，判定容量为0.5M；(10)如该DATA2等于PAT2，该DATA1等于PAT1，进行步骤(11)；(11)将一第一态样值PAT1写入存储器模组起始地址值处，将一第三态样值PAT3写入存储器模组起始地址值+1M处，其中PAT3≠PAT2，PAT3≠PAT1；(12)由起始地址值处读取其内容值DATA1，由起始地址值+1M处读取其内容值DATA3；(13)如该DATA3等于PAT3，该DATA1等于PAT3，判定容量为1M；(14)如该DATA3等于PAT3，该DATA1等于PAT1，进行步骤(15)；(15)将一第一态样值PAT1写入存储器模组起始地址值处，将一第四态样值PAT4写入存储器模组起始地址值+2M处，其中PAT4≠PAT1，PAT4≠PAT2，PAT4≠PAT3；(16)由起始地址值处读取其内容值DATA1，由起始地址值+2M处读取其内容值DATA4；(17)如该DATA4等于PAT4，该DATA1等于PAT4，判定容量为2M；(18)如该DATA4等于PAT4，该DATA1等于PAT1，判定容量为4M。
全文摘要
一种规划数据处理系统内存储器模组的方法，该数据处理系统内包含一存储器模组控制器，该控制器内含有一可程序化的一起始地址值寄存器、一容量寄存器及一可程序化地址解码器，此方法包含下述步骤(一)依序测知各存储器模组槽的容量为OM、1M、2M、4M、8M、16M、32M、或64M；(二)由各存储器模组槽的存储器模组容量值，依序规划各存储器模组槽的起始地址，使存储器地址连续。
文档编号G06F12/00GK1158452SQ9610049
公开日1997年9月3日 申请日期1996年2月29日 优先权日1996年2月29日
发明者苏阳春, 陈志明 申请人:明碁电脑股份有限公司