专利名称：用于具有异常存取时间的装置的接口及其方法
技术领域：
本发明涉及一种接口及其方法，它能通过在处理器中通常存有的中断及使用通常为这种处理器所设的数据确认(ACK)插头，使具有显著慢或各种存取时间的装置与另一装置如未设准备信号或数据确认(DTACK)信号的微控制器相接口。
目前制造的大于16位的处理器具有暂时稳定以等待直到具有相对该处理器有大波动范围的存取时间的另一装置处于准备接口为止的功能。
8位处理器及以前制造的处理器不能适应于象MITEL MT8980这样具有过大波动范围的存取时间的装置。
图1是具有显著慢或可变存取时间的MI TELMT8980处理器的计时图，而表1表示根据MT8980特性的临界时间值。
如表1中所示，作为确认时间，数据选通被给定，输出数据的时间周期tAKD在40ns至7.2个/C4i周期(/C4i为4.096MHZ的时钟输入，1周期(CYCLE)≈250ns)即1.76us的范围内，并考虑到缓冲延迟及芯片选择准备时间，用于芯片选择及从处理器输出数据以存取数据所需的时间周期变成可变的，其范围从最小40ns到最大2us。
由此引起了这种处理器不能与具有固定存取时间的另外处理器相接口。这是因为未设DYACK或准备信号的处理器的存取时间，产生读数据及地址以及接收数据的时间周期受到机器周期的支配，且存取时间的范围受到限制。
例如，如果现今通用的8051型处理器工作在8MHz上，/RD被设为零，仅可以在460ns至650ns的范围内读出正确的数据。
为了致力于解决上述问题，本发明提出了一种接口及其方法，它能通过在处理机中通常存有的中断及通常为这种处理机所设的数据确认(ACK)插头使具有显著慢或可变存取时间的装置与另一装置，例如未设准备信号或数据确认(ACK)信号的微控制器相接口。
在具有显著慢或可变存取时间的装置的存储器变换表中，存取时间区域被分成请求区域及有效区域，请求区域在第一次读或第一次写的时间上被访问。当数据可由数据确认信号得到的信号信息由装置产生出来时，则通过中断服务程序读出或写入有效区域来访问有效区域以处理数据。
为了实现上述目的，本发明的用于未设准备或数据确认信号的处理器及具有显著慢或可变存取时间的装置之间的接口包括第一及第二锁存数据及地址的锁存端；及用于控制锁存器及数据流的解码器。
作为本发明的另一方面，用于在具有异常存取时间的装置之间的接口方法包括下列步骤通过将具有显著慢或可变存取时间的装置的存储变换中的存取时间区域分成一个请求区域及一个有效区域，在第一次读或第一次写时间访问请求区域；当数据是可由数据确认信号得到的信号信息由该装置产生出来时，产生中断；及通过中断服务程序的读出及写入有效区域来访问有效区域，以处理数据。
根据参照附图对本发明优选实施例的描述，将会使本发明的上述目的及另外优点更加阐明，附图为图1是具有异常存取时间的装置的计时图；图2是本发明的概要电路图。
现在参照附图对本发明的优选实施例进行详细讨论。
如图2所示，本发明的接口20包括锁存数据及地址的第一及第二锁存端21及22，及一个解码器23，它控制锁存器21及22以及在未设准备或数据确认(DTACK)信号的处理器10及具有显著慢或可变存取时间的装置30之间的数据流。
以下的描述涉及上述锁存器及解码器的功能。
当请求区域被检测出及一个STROBE(选通)被置位时，芯片选择端被置位，并当有效区域被检测出及STROBE被置位时该芯片选择端则被复位。当请求区域被检测出、STROBE被置位及READ(读信号)被置位时，读端子被置位，及然后当有效区域被检测出、STROBE被置位及READ被置位时，该读端子被复位。当请求区域被检测出、STROBE被置位及WRI TE(写)被置位时，写端子被置位，而当有效区域被检测出、STROBE被置位及WRI TE被置位时，则该写端子被复位。当请求区域被检测出来及STROBE被置位时，选通端子被置位，而当有效区域被检测出及STROBE被置位时，该选通端子被复位。当请求区域被检测出时，第一锁存端通过产生第一脉冲锁存第一锁存器，及当请求区域被检测出、READ被置位，以及DATA ACKNOWLEDGE(数据确认)被置位时，第二锁存端通过产生第一脉冲锁存第二锁存器。此外当请求区域被检测出、WRITE被置位及STROBE被置位时，第二锁存端锁存第二锁存器。
在具有显著慢或可变存取时间的装置的存储器变换表中，存取时间区域被分成请求区域及有效区域，且请求区域在第一次读或第一次写时被访问。当数据可由DATA ACKNOWLEDGE SIGNAL(数据确认信号)获得的信号信息由装置产生出来时，则中断服务程序读出或写入有效区域以处理数据。
用传统技术使具有显著慢或可变存取时间的装置与具有相当慢的存取时间的处理器或与具有准备或数据确认信号的昂贵处理器相接口，将会产生许多来自经济及技术方面的困难。当它使用本发明时对就会消除这类限制并有利于处理器或装置的选择。
本发明的优选施例是以例子的方式给出的，在权利要求书中所描述的本发明并不局限于所描述的实施例上。本技术领域的普通技术人员将会理解到在不偏离权利要求书范围的情况下时对示范实施例可作出常规设计的变化。
权利要求
1.一种用于未设准备或数据确认信号的处理器及具有显著慢或可变存取时间的装置之间的接口，包括第一及第二锁存端，用于锁存数据及地址；及解码器，用于控制所述锁存器及数据流。
2.一种用于在具有异常存取时间的装置之间接口的方法，包括以下步骤通过将具有显著慢或可变存取时间的装置的存储变换中的存取时间区域分成一个请求区域及一个有效区域，在第一次读或第一次写时访问请求区域；当数据可由数据确认信号获得的信号信息由该装置产生出来时，产生中断；及通过中断服务程序的读出及写入有效区域来访问有效区域，以处理数据。
3.根据权利要求2所述的方法，其中，当请求区域被检测出及一个STROBE(选通)被置位时，芯片选择端被置位，并当有效区域被检测出及STROBE被置位时，该芯片选择端被复位；当请求区域被检测出、STROBE被置位以及READ(读)被置位时，读端子被置位，及然后当有效区域被检测出、STROBE被置位及READ被置位时，该读端子被复位；当请求区域被检测出、STROBE被置位及WRI TE(写)被置位时，写端子被置位，而当有效区域被检测出、STROBE被置位及WRI TE被置位时，则该写端子被复位；当请求区域被检测出来及STROBE被置位时，选通端子被置位，而当有效区域被检测出及STROBE被置位时，该选通端子被复位；当请求区域被检测出时，第一锁存端通过产生第一脉冲锁存第一锁存器；当请求区域被检测出、READ被置位以及DATA ACKNOWLEDGE(数据确认)被置位时，第二锁存端通过产生第一脉冲锁存第二锁存器；及当请求区域被检测出、WRI TE被置位及STROBE被置位时，第二锁存端锁存第二锁存器。
全文摘要
公开了一种用于未设待用或数据确认信号的处理器及具有显著慢或可变存取时间的装置之间的接口，它包括第一及第二锁存数据及地址的锁存端；及用于控制所述锁存器及数据流的解码器。该接口可以消除对可使用装置的限制以有利于处理器或装置的选择。
文档编号G06F13/42GK1138176SQ96104589
公开日1996年12月18日 申请日期1996年4月18日 优先权日1995年4月18日
发明者河炫禹 申请人:现代电子产业株式会社